[发明专利]针对龙芯2K0500搭配YT8521的RGMII信号调优方法

权利要求书

1.针对龙芯2K0500搭配YT8521的RGMII信号调优方法，其特征在于，基于硬件设计原理图和PCB走线，根据实测参数自建V/I、V/T数据，自建MAC和PHY仿真模型，根据仿真结果调整PCB走线长度和走线路径；具体如下：

基于既有龙芯2K0500平台，在2K0500芯片RGMII信号RXD(0:3)、RXC、RX_CTL的pin上通过示波器检测信号波形，逐步调节信号驱动电压V并记录；在YT8521SH芯片RGMII信号TXD(0:3)、TXC、TX_CTL的pin上通过示波器检测信号波形，逐步调节信号驱动电压V并记录，通过检测信号估算V/I、V/T数据，建立MAC和PHY仿真模型；

通过仿真软件仿真信号，使得PCB走线时的时钟相对数据线延迟1.5-2ns；RGMII时序建立、保持时间合规，如果不合规，调整PCB走线长度和走线路径再次仿真，直到合规。

2.根据权利要求1所述的针对龙芯2K0500搭配YT8521的RGMII信号调优方法，其特征在于，所述龙芯2K0500平台通过RGMII与YT8521SH相连接，经过网络变压器通过金手指和主板连接，输出1000BASE-T网络。

3.根据权利要求2所述的针对龙芯2K0500搭配YT8521的RGMII信号调优方法，其特征在于，所述2K0500芯片PCIE0×1、UART、PWM×8、TACH×8、VGA、I2C×9、USB×2、GPIO×20、LPC、INT×2、SPI2通过金手指和主板相连；

2K0500芯片板载EJTAG，通过金手指在主板输出。

4.根据权利要求4所述的针对龙芯2K0500搭配YT8521的RGMII信号调优方法，其特征在于，所述2K0500芯片板载2颗DDR3颗粒8Gb；通过SPI0连接1颗1Gb Nor Flash。

5.根据权利要求1或2或3所述的针对龙芯2K0500搭配YT8521的RGMII信号调优方法，其特征在于，所述2K0500芯片板载RTC纽扣电池，板载WDT。

6.根据权利要求4所述的针对龙芯2K0500搭配YT8521的RGMII信号调优方法，其特征在于，所述仿真软件包括ADS、Siwave。

7.针对龙芯2K0500搭配YT8521的信号调优系统，其特征在于，基于龙芯2K0500平台实现龙芯2K0500+YT8521进行RGMII信号的调优，

所述龙芯2K0500平台通过RGMII与YT8521SH相连接，经过网络变压器通过金手指和主板连接，输出1000BASE-T网络；

该系统通过权利要求1至6任一项所述的针对龙芯2K0500搭配YT8521的RGMII信号调优方法实现龙芯2K0500+YT8521的RGMII信号的调优。

8.根据权利要求7所述的针对龙芯2K0500搭配YT8521的信号调优系统，其特征在于，2K0500芯片PCIE0×1、UART、PWM×8、TACH×8、VGA、I2C×9、USB×2、GPIO×20、LPC、INT×2、SPI2通过金手指和主板相连；

2K0500芯片板载EJTAG，通过金手指在主板输出；

2K0500芯片板载DDR3颗粒，并通过SPI0连接1Gb Nor Flash；

2K0500芯片板载RTC纽扣电池，板载WDT。

9.针对龙芯2K0500搭配YT8521的信号调优装置，其特征在于，2K0500芯片通过RGMII与YT8521SH芯片相连接，经过网络变压器通过金手指和主板连接，输出1000BASE-T网络；

该装置实现权利要求1至6任一项所述的针对龙芯2K0500搭配YT8521的RGMII信号调优方法。

10.根据权利要求9所述的针对龙芯2K0500搭配YT8521的信号调优装置，其特征在于，所述2K0500芯片PCIE0×1、UART、PWM×8、TACH×8、VGA、I2C×9、USB×2、GPIO×20、LPC、INT×2、SPI2通过金手指和主板相连；

2K0500芯片板载EJTAG，通过金手指在主板输出；

2K0500芯片板载DDR3颗粒，并通过SPI0连接1Gb Nor Flash；

2K0500芯片板载RTC纽扣电池，板载WDT。