[发明专利]一种基于图像处理的内存管理方法及装置、电子设备

说明书

本公开涉及计算机技术领域，公开了一种基于图像处理的内存管理方法及装置、电子设备，所述方法应用于目标内存，所述目标内存被划分为N个像素存储组，N是大于等于2的正整数，所述方法包括：接收数据并行处理请求，所述数据并行处理请求用于请求并行处理目标图像中的2supgt;n/supgt;个像素块，2supgt;n/supgt;是大于等于2且小于等于N的正整数；确定所述2supgt;n/supgt;个像素块中每个像素块对应的像素存储组标识，所述2supgt;n/supgt;个像素块中的相邻像素块对应不同的像素存储组标识；根据所述每个像素块对应的像素存储组标识，对所述2supgt;n/supgt;个像素块进行并行处理。本公开实施例可以实现利用目标内存对目标图像中相邻的多个像素块进行并行处理，有效提高图像处理效率。

技术领域

本公开涉及计算机技术领域，尤其涉及一种基于图像处理的内存管理方法及装置、电子设备。

背景技术

图像处理中可能会涉及像素数据处理，像素产生模块/程序将图像的像素数据写入内存中进行存储，像素处理模块/程序从内存中读取图像的像素数据，进而对读取到的图像的像素数据进行图像处理操作，得到图像处理结果。但是，相关技术中的像素数据处理过程，受限于内存的数据读写速率，导致图像处理效率较低。

发明内容

本公开提出了一种基于图像处理的内存管理方法及装置、电子设备的技术方案。

根据本公开的一方面，提供了一种基于图像处理的内存管理方法，所述方法应用于目标内存，所述目标内存被划分为N个像素存储组，其中，N是大于等于2的正整数，所述方法包括：接收数据并行处理请求，其中，所述数据并行处理请求用于请求并行处理目标图像中的2ⁿ个像素块，其中，2ⁿ是大于等于2且小于等于N的正整数；确定所述2ⁿ个像素块中每个像素块对应的像素存储组标识，其中，所述2ⁿ个像素块中的相邻像素块对应不同的像素存储组标识；根据所述每个像素块对应的像素存储组标识，对所述2ⁿ个像素块进行并行处理。

在一种可能的实现方式中，所述数据并行处理请求包括：数据并行写入请求、数据并行读取请求。

在一种可能的实现方式中，所述方法还包括：根据并行处理需求，确定所述N个像素存储组的个数，其中，所述并行处理需求用于指示单次最大并行处理的像素块的个数。

在一种可能的实现方式中，在所述目标内存为线性内存存储排布的情况下，所述确定所述2ⁿ个像素块中每个像素块对应的像素存储组标识，包括：在所述2ⁿ个像素块为所述目标图像中横向相邻的2ⁿ个像素块时，确定所述2ⁿ个像素块分别对应不同的像素存储组标识；或，在所述2ⁿ个像素块为所述目标图像中纵向相邻的2ⁿ个像素块时，确定所述2ⁿ个像素块分别对应不同的像素存储组标识。

在一种可能的实现方式中，在所述目标内存为Z型内存存储排布的情况下，所述确定所述2ⁿ个像素块中每个像素块对应的像素存储组标识，包括：在所述2ⁿ个像素块包括所述目标图像中至少一个2×2结构时，确定每个所述2×2结构中的4个像素块分别对应不同的像素存储组标识。

在一种可能的实现方式中，每个像素存储组中包括多个像素存储行；在所述数据并行处理请求为数据并行写入请求的情况下，所述根据所述每个像素块对应的像素存储组标识，对所述2ⁿ个像素块进行并行处理，包括：针对所述2ⁿ个像素块中的任意一个像素块，确定所述像素块对应的像素存储行标识；将所述像素块对应的像素数据写入所述目标内存中的目标位置，其中，所述目标位置为所述像素块对应的像素存储组标识指示的像素存储组中，所述像素块对应的所述像素存储行标识指示的像素存储行。