[发明专利]一种屏蔽栅沟槽MOSFET在审

专利信息
申请号: 202310322007.4 申请日: 2023-03-29
公开(公告)号: CN116093163A 公开(公告)日: 2023-05-09
发明(设计)人: 王卓;胡鲲;乔明;张波 申请(专利权)人: 电子科技大学;电子科技大学广东电子信息工程研究院
主分类号: H01L29/78 分类号: H01L29/78;H01L29/06;H01L29/10;H01L29/423
代理公司: 成都点睛专利代理事务所(普通合伙) 51232 代理人: 敖欢
地址: 611731 四川省成*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 屏蔽 沟槽 mosfet
【权利要求书】:

1.一种屏蔽栅沟槽MOSFET,其特征在于包括:N型重掺杂衬底(1)、位于N型重掺杂衬底(1)上的漂移层(2)、漂移层(2)上部的P型扩散区(3)、位于P型扩散区(3)顶部的N型重掺杂扩散区(4);位于N型重掺杂扩散区(4)上部的金属电极隔离氧(11),贯穿金属电极隔离氧(11)与N型重掺杂扩散区(4)与P型扩散区(3)的楔形金属电极(12)、位于N型重掺杂扩散区(4)与P型扩散区(3)之间的P型重掺杂区(13)、位于器件顶部与楔形金属电极(12)接触的源极电极(14)、位于器件底部与N型重掺杂衬底(1)接触的漏极电极(15);

任取两相邻台面连线为剖面线AA’,沿AA’截面方向,在漂移层(2)内部设有深槽(5),深槽(5)的底部靠近漂移层(2)与N型重掺杂衬底(1)的交界处,深槽(5)内底部及侧壁设有隔离场氧(7),隔离场氧(7)内部为屏蔽栅多晶硅(8),深槽(5)上部屏蔽栅多晶硅(8)的两侧上方为控制栅多晶硅(10),控制栅多晶硅(10)两侧的侧壁为栅氧化层(9);

BB’截面与AA’截面之间的夹角为α,α取0度到180度之间任意值,沿BB’的截面方向,在漂移层(2)内部设有浅槽(6),浅槽(6)的深度深于P型扩散区(3)与漂移层(2)交界处,浅槽(6)内设有控制栅多晶硅(10),控制栅多晶硅(10)两侧的浅槽侧壁设有栅氧化层(9)。

2.根据权利要求1所述的一种屏蔽栅沟槽MOSFET,其特征在于:BB’截面与AA’截面垂直。

3.根据权利要求1所述的一种屏蔽栅沟槽MOSFET,其特征在于:浅槽(6)在BB’截面的宽度小于深槽(5)在AA’截面的宽度,浅槽(6)数量大于深槽(5)的数量。

4.根据权利要求1所述的一种屏蔽栅沟槽MOSFET,其特征在于:浅槽(6)内的控制栅多晶硅(10)在BB’截面的宽度与深槽(5)内的控制栅多晶硅(10)在AA’截面的宽度相同。

5.根据权利要求1所述的一种屏蔽栅沟槽MOSFET,其特征在于:在深槽(5)之间沿垂直AA’截面方向增加多个浅槽(6)。

6.根据权利要求1所述的一种屏蔽栅沟槽MOSFET,其特征在于:在相邻深槽之间设立三种不同角度的浅槽,与深槽分别成60度、90度、120度夹角,浅槽相互拼接形成六边形网格结构。

7.根据权利要求1至6任意一项所述的一种屏蔽栅沟槽MOSFET,其特征在于:所述器件结构中各掺杂类型相应变为相反的掺杂,即P型掺杂变为N型掺杂的同时,N型掺杂变为P型掺杂。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学;电子科技大学广东电子信息工程研究院,未经电子科技大学;电子科技大学广东电子信息工程研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202310322007.4/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top