[发明专利]一种人工耳蜗植入芯片时钟与数据接收电路

权利要求书

1.一种人工耳蜗植入芯片时钟与数据接收电路，其特征在于，所述电路包括：调制器、衰减器组成的电路，用于将输入载波信号调制转移至设定的参考基准电压或者共模电压上，衰减器对输入载波进行衰减，经过阈值鉴别器将模拟信号转化为数字信号，最后经过脉冲滤波器，滤除掉过窄的脉冲毛刺；时钟链路上的阈值鉴别器与数据链路上的阈值鉴别器结构不同，时钟链路上的阈值鉴别器对正弦变化的载波输入信号响应速度快，数据链路上的阈值鉴别器对直流变化的电平不响应，鉴别阈值的大小由衰减系数、基准电压和阈值鉴别器共同决定；所述电路具体包括第一调制器、第一衰减器、第二调制器、第二衰减器、第一阈值鉴别器、第二阈值鉴别器、第一脉冲滤波器和第二脉冲滤波器，其中：

时针链路上第一调制器将输入载波信号调制转移至设定的第一参考基准电压，第一衰减器对输入载波进行衰减，第一衰减器具有带通滤波特性，第一阈值鉴别器设置第三基准电压，第一阈值鉴别器输入为第一衰减器输出和第三基准电压且两路输入不对称；

数据链路上第二调制器将输入载波信号调制转移至设定的第二参考基准电压，第二衰减器对输入载波进行衰减，第二阈值鉴别器设置第四基准电压，第二阈值鉴别器输入为第二衰减器输出和第四基准电压且两路输入不对称；

所述第一阈值鉴别器包括NMOS管N1-N6、PMOS管P1-P3、电阻R5-R7与电容C7-C11组成，N1管与N2管为电流镜结构，N1管漏极接输入电流I1，栅极与自身漏极短接，源极接地；N2管栅极接N1管栅极，漏极接P1管漏极，源极接地；N3管与N4管为差分输入对管，N3管栅极接OUT1，漏极接P2管漏极，源极接N4管源极；N4管栅极接第三基准电压VREF3，漏极接电源VDD，源极接N3管源极；N5管为差分对提供偏置电流，栅极通过电阻R6与N1管栅极相连，漏极接N3管源极，源极接地；N6管栅极通过电阻R7与N1管栅极相连，漏极接输出OUT3，源极接地；P1管栅极与其自身漏极短接，漏极接N2管漏极，源极接VDD；P2管栅极通过电阻R5与P1管栅极相连，漏极接N3管漏极，源极接VDD；P3管栅极与接P2管漏极，漏极接输出OUT3，源极接VDD；电容C7一端接P1管栅极，另一端接VDD；电容C8与C9串联，其公共端接OUT1，电容C8另一端接P2管栅极，电容C9另一端接N5管栅极；电容C10一端接N1管栅极，另一端接地；电容C11一端接P3管栅极，另一端接N6管栅极；

所述第二阈值鉴别器包括NMOS管N7-N12、PMOS管P4-P6、电阻R8、R9与电容C12-C15组成，N7管与N8管为差分输入对管，N7管栅极接OUT2，漏极接P5管漏极，源极接N8管源极；N8管栅极接第四基准电压记为VREF4，漏极接VDD，源极接N7管源极；N9管与N10管为电流镜结构，N9管栅极接自身漏极，漏极接输入电流I2，源极接地；N10管栅极接N9管栅极，漏极接P4管漏极，源极接地；N11管为差分对提供偏置电流，其栅极接N9管栅极，漏极接N7管与N8管源极，源极接地；N12管栅极通过电阻R9与N9管栅极相连，漏极接输出OUT4，源极接地；P4管与P5管为电流镜结构，P4管栅极接自身漏极，漏极接N10管漏极，源极接VDD；P5管栅极接P4管栅极，漏极接N7管漏极，源极接VDD；P6管栅极通过电阻R8与P4管栅极相连，漏极接输出OUT4，源极接VDD；电容C12一端接P4管栅极，另一端接VDD；电容C13一端接N9管栅极，另一端接地；电容C14与C15串联，其公共端接N7管漏极，电容C14另一端接P6管栅极，电容C15另一端接N12管栅极。

2.根据权利要求1所述的人工耳蜗植入芯片时钟与数据接收电路，其特征在于，所述输入载波设置ESD保护电路，包括两个背靠背串联连接的ESD二极管。

3.根据权利要求1所述的人工耳蜗植入芯片时钟与数据接收电路，其特征在于，所述第一调制器、第一衰减器包括电阻R1、R2与电容C1-C3组成，电容C1一端接地，另一端接第一基准电压VREF1；电容C2与电容C3串联，电容C2另一端接RFIN，电容C3另一端接地；电阻R1与R2串联，电阻R1另一端接VREF1，电阻R2另一端接OUT1;串联电容C2与C3的公共端与串联电阻R1与R2的公共端相连。