[发明专利]一种基于中断通知的ARINC429总线通信组件和方法

权利要求书

1.一种基于中断通知的ARINC429总线通信组件，其特征在于，包括：CPU、若干ARINC429协议芯片和中断管理模块；

ARINC429协议芯片通过SPI总线连接到CPU上，通过429总线连接到外部设备；中断管理模块与CPU通过SPI总线、GPIO引脚连接，与ARINC429协议芯片的标志/中断任务寄存器输出引脚连接；

所述CPU，用于控制ARINC429协议芯片的工作模式、LABEL过滤和奇偶校验并发送数据，还用于从中断管理模块获取正在收数的ARINC429协议芯片的接收器ID，再收取和存储从所述接收器ID对应的ARINC429协议芯片读取的数据；

所述中断管理模块，用于在ARINC429协议芯片进行收数时，输出一个GPIO中断给CPU，还用于记录下收数芯片的接收器ID，并在CPU读取信息时，将该接收器ID发回给CPU；

所述ARINC429协议芯片，用于按照CPU的配置工作并发送CPU需要传输的数据到外部设备，还用于接收外部设备发来的数据并转发给CPU，并将收数状态实时通知中断管理模块。

2.如权利要求1所述的ARINC429总线通信组件，其特征在于，所述CPU包括：

ARINC429收发驱动模块，用于在需要对429总线发送数据时，通过SPI接口进行写数到ARINC429芯片的FIFO中；响应于接收到的来自429总线的数据，将数据通过SPI总线，从ARINC429协议芯片的FIFO读到环形缓冲区模块中；

环形缓冲区模块，用于响应于接收到的来自429总线并转由中断管理模块产生的中断，能够在中断中进行数据接收并填入缓冲区，所述缓冲区分开存放多个ARINC429接收的数据；也用于在CPU发数时，分开存放多个ARINC429总线的待发送数据，供ARINC429收发驱动模块取数发送；

数据处理模块，用于从环形缓冲区模块中按需取出ARINC429数据，进行进一步按需分析处理和使用。

3.如权利要求1所述的ARINC429总线通信组件，其特征在于，所述ARINC429协议芯片采用JHI3593，用于接收、发送、解析ARINC429总线上的数据，通过CPU指令调节收发时的高速或低速模式、LABEL过滤和奇偶校验。

4.如权利要求3所述的ARINC429总线通信组件，其特征在于，所述CPU通过SPI总线，按照JHI3593芯片时序，配置JHI3593芯片的工作模式，包括：

CPU配置SPI总线的时钟频率，并设置成MASTER模式，拉低片选然后读写JHI3593的寄存器；

设置JHI3593的发送控制寄存器TMODE为0，按照用户的需要配置发送和接收控制寄存器中的奇偶校验位、RATE位和LABEL过滤位。

5.如权利要求3所述的ARINC429总线通信组件，其特征在于，所述CPU在需要对429总线发送数据时，通过SPI接口进行写数到JHI3593的FIFO中，包括：

在通过SPI完全写入一包数据后，通过直接写入操作码0x40发送FIFO中的所有数据。

6.如权利要求3所述的ARINC429总线通信组件，其特征在于，所述CPU响应于接收到的来自429总线并转由中断管理模块产生的中断，能够在中断中进行数据接收并填入缓冲区，包括：

通过配置FLAG/INTERUPT ASSIGMENT REGISTER寄存器，配置R1FLAG和R2FLAG将在收数FIFO有数时拉高，一直维持到FIFO清空；

中断的产生采用R1FLAG和R2FLAG共同拉高，并经由中断管理模块转换成低电平来产生。CPU将与中断管理模块相连的GPIO中断配置成低电平触发。