[发明专利]基于十进制乘法的BCD码处理方法、装置、设备及介质在审
申请号: | 202310277845.4 | 申请日: | 2023-03-21 |
公开(公告)号: | CN116301712A | 公开(公告)日: | 2023-06-23 |
发明(设计)人: | 罗顿;周涛;张剑 | 申请(专利权)人: | 广东安证计算机司法鉴定所;罗顿 |
主分类号: | G06F7/491 | 分类号: | G06F7/491;G06F7/57 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 518000 广东省深圳*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 十进制 乘法 bcd 处理 方法 装置 设备 介质 | ||
本申请公开了一种基于十进制乘法的BCD码处理方法、装置、设备及介质,其中,该基于十进制乘法的BCD码处理方法包括:获取被乘数和乘数,被乘数和乘数为十进制数;确定被乘数对应的BCD码,BCD码包括8421BCD码和5421BCD码,确定乘数对应的5221BCD码,根据乘数的5221BCD码的位数,确定被乘数与每个位数进行乘法运算时,被乘数使用的BCD码为8421BCD码或为5421BCD码;获取被乘数与乘数的位数对应的部分积,并对部分积进行移位相加,确定被乘数和乘数对应的最终积,最终积为8421BCD码。该基于十进制乘法的BCD码处理方法以解决计算机对十进制数进行乘法运算时的运算过程较为繁琐和运算速度较低的问题。
技术领域
本发明涉及计算机运算技术领域,尤其涉及一种基于十进制乘法的BCD码处理方法、装置、设备及介质。
背景技术
计算机从诞生到今天,经过多次迭代发展,以不断提升的运算速度,甚至以每秒数亿次或更高的运算速度为解决科学计算问题作出了重大贡献。
目前,将十进制数转化为二进制数,常用的方法是用数字二不断除以十进制数,并逆排余数。将二进制数转化为十进制数,需按二进制数各位数的权重,累加成十进制数。计算机是基于电路的开关特性,用0、1两个数码实现的。所以,计算机从诞生之日起,算术运算都是用二进制运算。人类若向计算机输入两个十进制数的乘法算术时,计算机进行十进制数的乘法算术运算,需要将两个十进制数都转化为二进制数,再将二进制乘法运算结果转为十进制数。这就产生了大量并不需要实际结果的运算,且在未进行算术运算前已进行了巨量运算,是一种运算浪费。所以,计算机对十进制数进行乘法运算时的运算过程较为繁琐和运算速度较低。
发明内容
本发明实施例提供一种基于十进制乘法的BCD码处理方法、装置、设备及介质,以解决计算机对十进制数进行乘法运算时的运算过程较为繁琐和运算速度较低的问题。
一种基于十进制乘法的BCD码处理方法,包括:
获取被乘数和乘数,被乘数和乘数为十进制数;
确定被乘数对应的BCD码,BCD码包括8421BCD码和5421BCD码,确定乘数对应的5221BCD码;
根据乘数的5221BCD码的位数,确定被乘数与每个位数进行乘法运算时,被乘数使用的BCD码为8421BCD码或为5421BCD码;
获取被乘数与乘数的位数对应的部分积,并对部分积进行相加,确定被乘数和乘数对应的最终积,最终积为8421BCD码,其中,若相加时,存在组向上一组进位,则在所述组加上8421BCD码的数0110。
一种基于十进制乘法的BCD码处理装置,包括:
因数获取模块,用于获取被乘数和乘数,被乘数和乘数为十进制数;
第一BCD码确定模块,用于确定被乘数对应的BCD码,BCD码包括8421BCD码和5421BCD码,确定乘数对应的5221BCD码,
第二BCD码确定模块,用于根据乘数的5221BCD码的位数,确定被乘数与每个位数进行乘法运算时,被乘数使用的BCD码为8421BCD码或为5421BCD码;
最终积确定模块,用于获取被乘数与乘数的位数对应的部分积,并对部分积进行相加,确定被乘数和乘数对应的最终积,最终积为8421BCD码,其中,若相加时,存在组向上一组进位,则在所述组加上8421BCD码的数0110。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于广东安证计算机司法鉴定所;罗顿,未经广东安证计算机司法鉴定所;罗顿许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310277845.4/2.html,转载请声明来源钻瓜专利网。