[发明专利]集成电路和形成集成电路的方法在审

专利信息
申请号: 202310185373.X 申请日: 2023-03-01
公开(公告)号: CN116435305A 公开(公告)日: 2023-07-14
发明(设计)人: 林孟佑;王薏涵;郑存甫;王振印;廖翊博;廖思雅 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L27/092 分类号: H01L27/092;H01L21/8238;B82Y10/00
代理公司: 北京德恒律治知识产权代理有限公司 11409 代理人: 章社杲;李伟
地址: 中国台*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 集成电路 形成 方法
【权利要求书】:

1.一种集成电路,包括:

第一晶体管,所述第一晶体管包括:

第一半导体纳米结构,对应于所述第一晶体管的沟道区域;以及

第一栅极金属,围绕所述第一半导体纳米结构;

第二晶体管,所述第二晶体管包括:

第二半导体纳米结构,位于所述第一半导体纳米结构之上并且对应于所述第二晶体管的沟道区域;以及

第二栅极金属,围绕所述第二半导体纳米结构;

介电层,位于所述第一半导体纳米结构和所述第二半导体纳米结构之间,其中,所述第一栅极金属在低于所述介电层的顶表面的高度处接触所述第二栅极金属。

2.根据权利要求1所述的集成电路,包括位于所述第一半导体纳米结构和所述第二半导体纳米结构之间的隔离结构,并且所述隔离结构包括:

所述介电层;

第一半导体层,位于所述介电层之上并且与所述介电层接触;以及

第二半导体层,位于所述介电层之下并且与所述介电层接触。

3.根据权利要求2所述的集成电路,其中,所述第一半导体层和所述第二半导体层各自所具有的垂直厚度小于所述第一半导体纳米结构的垂直厚度。

4.根据权利要求2所述的集成电路,包括布置在所述第一半导体纳米结构、所述第二半导体纳米结构和所述隔离结构上的栅极介电层。

5.根据权利要求1所述的集成电路,其中,所述介电层所具有的垂直厚度大于所述第一半导体纳米结构的垂直厚度。

6.根据权利要求1所述的集成电路,其中,所述介电层具有凹陷的侧壁。

7.根据权利要求1所述的集成电路,其中,所述介电层包括:

第一介电子层;

第二介电子层,位于所述第一介电子层上并且具有与所述第一介电子层不同的材料;以及

第三介电子层,位于所述第二介电子层上并且具有与所述第一介电子层相同的材料。

8.根据权利要求1所述的集成电路,其中,所述第一栅极金属和所述第二栅极金属的接触高度高于所述介电层的底表面。

9.一种形成集成电路的方法,包括:

形成对应于第一晶体管的沟道区域的第一半导体纳米结构;

在所述第一半导体纳米结构之上形成第一牺牲半导体纳米结构;

在所述第一牺牲半导体纳米结构之上形成第二半导体纳米结构,并且所述第二半导体纳米结构对应于第二晶体管的沟道区域;

用介电层替换所述第一牺牲半导体纳米结构;

形成围绕所述第一半导体纳米结构的第一栅极金属;以及

形成围绕所述第二半导体纳米结构的第二栅极金属,并且所述第二栅极金属从所述介电层横向的位置处接触所述第一栅极金属。

10.一种集成电路,包括:

互补场效应晶体管,所述互补场效应晶体管包括:

第一晶体管,具有对应于所述第一晶体管的沟道区域的第一半导体纳米结构;

第二晶体管,具有位于所述第一半导体纳米结构之上并且对应于所述第二晶体管的沟道区域的第二半导体纳米结构;以及

隔离结构,包括位于所述第一半导体纳米结构和所述第二半导体纳米结构之间的介电层。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202310185373.X/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top