[发明专利]一种应用于双路径采样锁相环的辅助锁定环路

说明书

本发明公开了一种应用于双路径采样锁相环的辅助锁定环路，包括：采样鉴相器、低通滤波器、跨导电荷泵、单位增益运放、电容器、压控振荡器、多模可编程分频器和两相非交叠时钟生成器。该辅助锁定环路在采样鉴相器和电容器之间加入单位增益运放模块，并与主路共用采样鉴相器与压控振荡器构成该快速辅助锁定环路，环路结构简单，节省了面积，减少设计复杂度；该辅助锁定环路的带宽与采样鉴相器增益以及带来的极点、单位增益运放的极点、压控振荡器的增益有关，而采样鉴相器增益相比传统的电荷泵形式的锁频环的增益较大，因此相比于传统的电荷泵形式的锁频环，该辅助锁定环路也减小了锁定时间，实现了采样锁相环的快速锁定。

技术领域

本发明属于数模混合集成电路设计领域，具体涉及一种应用于双路径采样锁相环的辅助锁定环路。

背景技术

对于锁相环系统，相位噪声、杂散、功耗、面积、锁定时间等性能指标都是至关重要的。传统的电荷泵锁相环由于相位噪声和时钟抖动性能的提升需要牺牲较大的功耗和滤波器面积的问题而受到限制，从而推动了人们对更好的锁相环架构的需求。过去提出的亚采样锁相环和注入锁定锁相环也分别存在鉴相范围太小和杂散受谐波影响的问题。而近几年采用的采样锁相环架构，通过使用采样鉴相器(SPD)将锁相环的输入参考信号和反馈信号的相位差转换为电压进行比较来提高带内增益，从而实现相位噪声和时钟抖动的优化。为了进一步降低杂散，减少噪声，提高环路稳定性，请参见图1，图1为现有技术提供的一种锁频环为CPPLL的低抖动双环路采样锁相环结构示意图，双路径中的零点(ω_Z)是由积分路径的K_{VCO_I}与比例路径K_{VCO_P}的比值(一般相差一个数量级)以及Gm与CI的比值决定。在ω_Z已经确定的情况下，此充放电速度及其缓慢(Gm为几十μS的量级，CI为几百pf量级)。因此需要一个辅助锁频环路，图1中锁相环使用传统的电荷泵锁相环的辅助环路。但由于其偏低的直流增益，若将其环路带宽做大即做到快速锁定，需付出一定代价，例如，会增加传统的电荷泵形式的锁频环的增益，加大电流，增加电路的功耗。

因此，如何提高采样锁相环的快速锁定成为目前亟待解决的技术问题。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种应用于双路径采样锁相环的辅助锁定环路。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例提供了一种应用于双路径采样锁相环的辅助锁定环路，包括：采样鉴相器、低通滤波器、跨导电荷泵、单位增益运放、电容器、压控振荡器、多模可编程分频器和两相非交叠时钟生成器，其中，

所述采样鉴相器的采样输入端输入参考信号，第一时钟输入端连接所述两相非交叠时钟生成器的第一输出端，第二时钟输入端连接所述两相非交叠时钟生成器的第二输出端，采样输出端连接所述单位增益运放的同相输入端、所述低通滤波器的输入端；所述低通滤波器的输出端连接所述跨导电荷泵的输入端、所述压控振荡器的第一控制电压输入端；所述单位增益运放的输出端连接所述电容器的输入端、所述单位增益运放的反相输入端和所述跨导电荷泵的输出端；所述电容器的输出端连接所述压控振荡器的第二控制电压输入端；所述压控振荡器的输出端连接所述多模可编程分频器的输入端；所述多模可编程分频器的输出端连接所述两相非交叠时钟生成器的输入端；

所述采样鉴相器、低通滤波器、压控振荡器、多模可编程分频器、两相非交叠时钟生成器形成比例路径；

所述采样鉴相器、低通滤波器、跨导电荷泵、电容器、压控振荡器、多模可编程分频器、两相非交叠时钟生成器形成积分路径；

所述采样鉴相器、单位增益运放、电容器、压控振荡器、多模可编程分频器、两相非交叠时钟生成器形成辅助锁频路径。

在本发明的一个实施例中，所述辅助锁定环路为I型锁相环。

在本发明的一个实施例中，所述采样鉴相器包括第一开关、第二开关、第一采样电容和第二采样电容，其中，