[发明专利]用于经融合的乘加的系统、装置和方法在审
| 申请号： | 202310172571.2 | 申请日： | 2016-10-20 |
| 公开（公告）号： | CN116009814A | 公开（公告）日： | 2023-04-25 |
| 发明（设计）人： | R.瓦伦丁;G.利夫钦;P.马吉切尔;M.J.查尼;E.奥尔德-艾哈迈德-瓦尔;J.科巴尔;M.B.格卡尔;Z.斯珀伯;S.鲁巴诺维奇;A.格拉德斯坦 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F7/544 | 分类号： | G06F7/544;G06F9/30;G06F9/318 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 李炜;黄嵩泉 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 用于 融合 系统 装置 方法 | ||
1.一种装置，包括：
解码电路，用于对单条指令解码，所述单条指令具有用于指示操作码、紧缩目的地操作数、第一紧缩源操作数和第二紧缩源操作数的字段，其中，目的地的元素大小为32位，并且第一源的元素和第二源的元素大小为16位；
寄存器堆，具有多个紧缩数据寄存器，所述多个紧缩数据寄存器包括用于所述目的地操作数和所述源操作数的寄存器；以及
执行电路，耦合至所述解码电路，所述执行电路用于执行与所述单条指令对应的操作，包括对于所述目的地的每个元素位置：
将来自所述第一源的第一元素与来自所述第二源的第一元素相乘，以生成第一结果，
将来自所述第一源的第二元素与来自所述第二源的第二元素相乘，以生成第二结果，
将所述第一结果与所述第二结果相加，以生成第三结果；
将所述第三结果与来自所述目的地的元素位置的元素相加，以生成第四结果，以及
将所述第四结果存储在所述目的地的元素位置中。
2.如权利要求1所述的装置，其中，所述执行电路还用于结合将所述第一结果和所述第二结果相加来执行舍入。
3.如权利要求1或2所述的装置，其中，所述执行电路还用于执行将所述第三结果与来自所述目的地的元素位置的元素相加来执行舍入。
4.如权利要求1-3中的任一项所述的装置，其中，所述第一源具有长度，并且所述第二源具有所述长度，所述长度是128位、256位或512位中的一个。
5.如权利要求1-3中的任一项所述的装置，其中，所述目的地具有长度，所述长度是128位、256位或512位中的一个。
6.一种方法，包括：
对单条指令解码，所述单条指令具有用于指示操作码、紧缩目的地操作数、第一紧缩源操作数和第二紧缩源操作数的字段，其中，目的地的元素大小为32位，并且第一源的元素和第二源的元素大小为16位；
执行与所述单条指令对应的操作，包括对于所述目的地的每个元素位置：
将来自所述第一源的第一元素与来自所述第二源的第一元素相乘，以生成第一结果，
将来自所述第一源的第二元素与来自所述第二源的第二元素相乘，以生成第二结果，
将所述第一结果与所述第二结果相加，以生成第三结果；
将所述第三结果与来自所述目的地的元素位置的元素相加，以生成第四结果，以及
将所述第四结果存储在所述目的地的元素位置中。
7.如权利要求6所述的方法，进一步包括：结合将所述第一结果与所述第二结果相加来进行舍入。
8.如权利要求6或7所述的方法，进一步包括：结合将所述第三结果与来自所述目的地的元素位置的元素相加来进行舍入。
9.如权利要求6-8中的任一项所述的方法，其中，所述第一源具有长度，并且所述第二源具有所述长度，所述长度是128位、256位或512位中的一个。
10.如权利要求6-8中的任一项所述的方法，其中，所述目的地具有长度，所述长度是128位、256位或512位中的一个。
11.一种系统，包括：
存储器控制器；以及
处理器核，所述处理器核包括如权利要求1-5中的任一项所述的装置。
12.如权利要求11所述的系统，其中，所述系统是片上系统。
13.一种计算机可读存储介质，具有存储于其上的指令，所述指令当由处理器执行时使所述处理器执行如权利要求6-10中的任一项所述的方法。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202310172571.2/1.html，转载请声明来源钻瓜专利网。
