[发明专利]支持非线性矫正的开环分数分频器、片上系统及电子设备

权利要求书

1.一种支持非线性矫正的开环分数分频器，其特征在于，所述开环分数分频器包括：多模分频器、数字时间转换器、数字域拟合模块以及锁相环模块；

所述多模分频器与所述数字时间转换器连接；

所述数字时间转换器与所述数字域拟合模块和所述锁相环模块分别连接；

其中，所述多模分频器接收参考时钟信号和分频控制信号，向所述数字时间转换器输出分频信号；

所述数字时间转换器接收所述分频信号，结合所述数字域拟合模块产生的分段非线性预失真函数对自身进行非线性矫正，得到输出信号并对外输出；

所述锁相环模块获取所述输出信号，并提取出所述输出信号中的相位误差信号输出至所述数字域拟合模块；

所述数字域拟合模块根据所述相位误差信号、来自于控制单元的多比特信号，在数字域进行非线性拟合得到所述分段非线性预失真函数。

2.根据权利要求1所述的开环分数分频器，其特征在于，所述锁相环模块包括：相位比较器、数字滤波器、数控振荡器、整数分频器；

所述相位比较器与所述数字滤波器、所述整数分频器以及所述数字域拟合模块分连接；

所述数字滤波器与所述数控振荡器连接；

所述数控振荡器与所述整数分频器连接；

其中，所述相位比较器接收所述输出信号和无杂散时钟信号，产生所述相位误差信号并输出至所述数字滤波器和所述数字域拟合模块；

所述数字滤波器对所述相位误差信号滤波后输出至所述数控振荡器；

所述数控振荡器接收滤波后的相位误差信号，产生的数控时钟信号输出至所述整数分频器；

所述整数分频器对所述数控时钟信号处理后产生所述无杂散时钟信号，并输出至所述相位比较器。

3.根据权利要求1所述的开环分数分频器，其特征在于，所述数字域拟合模块将所述相位误差信号进行分段处理，得到多段矫正系数；

所述数字域拟合模块根据所述多比特信号确定在数字域进行非线性拟合时的目标段矫正系数，所述目标段矫正系数为所述多段矫正系数中的任一段矫正系数；

所述数字域拟合模块根据所述相位误差信号、所述多比特信号以及所述目标段矫正系数，进行函数运算，得到所述分段非线性预失真函数。

4.根据权利要求1所述的开环分数分频器，其特征在于，所述控制单元产生频率控制字，所述频率控制字包括：频率控制字高比特信号和频率控制字低比特信号；

所述频率控制字低比特信号经DSM调制器调制后产生单比特信号和所述多比特信号；

所述单比特信号与所述频率控制字高比特信号进行相加运算后，得到所述频率信号。

5.根据权利要求3所述的开环分数分频器，其特征在于，所述数字域拟合模块包括：0阶乘单元、1阶乘单元、2阶乘单元、第一加法器以及第二加法器；

所述1阶乘单元的运算结果与所述2阶乘单元的运算结果，通过所述第二加法器进行相加，输出至所述第一加法器；

所述第一加法器对所述第二加法器的输出结果与所述0阶乘单元的运算结果进行相加，得到所述分段非线性预失真函数。

6.根据权利要求5所述的开环分数分频器，其特征在于，所述0阶乘单元包括：第一乘法器、第二乘法器以及第一多路选择单元；

所述第一乘法器对所述相位误差信号与第一预设系数进行乘法运算，并将运算结果输出至所述第一多路选择单元；

所述第一多路选择单元根据所述多比特信号，选择出对应所述目标段矫正系数的运算结果并输出至所述第二乘法器；

所述第二乘法器将对应所述目标段矫正系数的运算结果，作为所述0阶乘单元的运算结果输出至所述第一加法器。