[发明专利]一种编译码系统

说明书

本发明公开了一种编译码系统，包括RISC‑V处理器、LDPC编译码器以及通用设备。所述RISC‑V处理器与所述LDPC编译码器、所述通用设备通信连接subgt;；/subgt;所述RISC‑V处理器，用于根据编写的程序进行指令的执行以及数据的保存以实现对编译码系统的控制；所述LDPC编译码器，用于在RISC‑V处理器的调度下进行编译码工作以及与通用设备的数据交互。通过本发明提供了一种处理速度，适用性广、可移植性强、可靠性高的编译码系统。

技术领域

本发明涉及通信技术领域，尤其涉及一种编译码系统。

背景技术

随着芯片产业的发展，芯片逐渐向系统芯片的领域发展，其存储容量和数据处理效率也有了与以往截然不同的提升，然而随之而来的是功耗的剧增。

LDPC(Low-density Parity-check，低密度奇偶校验)编译码涉及大多数通信系统，以其优秀的性能逐渐成为包括但不限于卫星通信、手机通信等领域的首选。其编译码所需要的数据量大，计算繁琐，尤其是译码迭代次数较多，耗时长，功耗大，对于往往应用于边缘环境下的LDPC编译码微控制器系统芯片，其使用功耗会受到引用场景的极大限制，因此需要进行低功耗设计和处理。

发明内容

鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的编译码系统。

提供一种编译码系统，包括：RISC-V处理器、LDPC编译码器以及通用设备；

所述RISC-V处理器与所述LDPC编译码器、所述通用设备通信连接_；

所述RISC-V处理器，用于根据编写的程序进行指令的执行以及数据的保存以实现对编译码系统的控制；

所述LDPC编译码器，用于在RISC-V处理器的调度下进行编译码工作以及与通用设备的数据交互。

可选的，所述RISC-V处理器，包括：

指令译码单元，用于将所述指令翻译成对应操作的控制信号；

执行单元，用于根据所述对应操作的控制信号执行运算；

访存单元，用于根据所述对应操作的控制信号访问数据；

所述执行单元、所述访存单元并行读取所述指令译码单元翻译出的所述对应操作的控制信号。

可选的，所述RISC-V处理器，包括：

第一流水线寄存器，用于保存所述指令，供所述指令译码单元读取；

第二流水线寄存器，用于保存所述执行单元在执行运算中形成的数据信号和控制信号，以及用于保存所述访存单元在访问数据时形成的数据信号和控制信号。

可选的，所述RISC-V处理器，包括：

第三流水线寄存器，用于保存所述对应操作的控制信号，供所述执行单元或者所述访存单元读取。

可选的，所述RISC-V处理器，包括：

私有存储器，用于保存所述指令与所述数据；

预取指令单元，用于从所述私有存储器中读取并预存所述指令；

取指令单元，用于读取所述预取指令单元或者所述私有存储器中的指令并保存在所述第一流水线寄存器中；

寄存器堆单元，用于临时保存数据；

写回单元，用于将所述第二流水线寄存器中保存的数据写入所述寄存器堆单元；

控制单元，用于处理所述编译码系统中的冲突、等待、中断和异常。