[发明专利]半导体器件结构及其形成方法在审
申请号: | 202310115882.5 | 申请日: | 2023-02-15 |
公开(公告)号: | CN116419575A | 公开(公告)日: | 2023-07-11 |
发明(设计)人: | 乔治奥斯·韦理安尼堤斯 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H10B53/30 | 分类号: | H10B53/30;H10N97/00 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 结构 及其 形成 方法 | ||
1.一种形成半导体器件结构方法,包括:
在层上沉积掺杂二氧化铪层,其中,所述掺杂二氧化铪层具有第一氧空位浓度;
对所述掺杂二氧化铪层执行超高真空退火工艺,以将所述第一氧空位浓度增加到第二氧空位浓度;以及
对所述掺杂二氧化铪层执行氧退火工艺,以降低所述第二氧空位浓度。
2.根据权利要求1所述的方法,其中,所述第一氧空位浓度在约2%至约5%的范围内。
3.根据权利要求2所述的方法,其中,所述第二氧空位浓度在约5%至约10%的范围内。
4.根据权利要求1所述的方法,其中,所述层是第一金属层。
5.根据权利要求4所述的方法,还包括在所述氧退火工艺之后,在所述掺杂二氧化铪层上形成第二金属层。
6.根据权利要求1所述的方法,其中,所述层是设置在衬底上的界面层。
7.根据权利要求6所述的方法,还包括:
在所述掺杂二氧化铪层上形成伪栅极;
在所述掺杂二氧化铪层和所述伪栅极的侧面上形成栅极间隔件;
在所述衬底中形成源极/漏极区域;
去除所述伪栅极;以及
在所述掺杂二氧化铪层上形成栅电极。
8.一种形成半导体器件结构方法,包括:
在层上沉积掺杂二氧化铪层,其中,所述掺杂二氧化铪层部分地结晶为第一晶相;
对所述掺杂二氧化铪层执行离子注入工艺以使所述掺杂二氧化铪层非晶化;以及
对所述掺杂二氧化铪层执行退火工艺,以使所述掺杂二氧化铪层结晶为第二晶相。
9.根据权利要求8所述的方法,其中,所述第一晶相是单斜相并且所述第二晶相是正交相。
10.一种半导体器件结构,包括:
晶体管,设置在衬底上方;
互连结构,设置在所述晶体管上方;以及
铁电电容器(FeCAP),设置在所述互连结构中,其中,所述铁电电容器包括:
第一金属层,其中,所述第一金属层为单晶金属层;
铁电层,设置在所述第一金属层上,其中,所述铁电层包含超过90%的正交相;以及
第二金属层,设置在所述铁电层上。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310115882.5/1.html,转载请声明来源钻瓜专利网。