[发明专利]基于对称局部有源忆阻神经形态电路及FPGA数字电路

权利要求书

1.基于对称局部有源忆阻神经形态电路，其特征在于，包括：对称局部有源忆阻G_M、电容C、电感L和双极性方波脉冲V_BP；对称局部有源忆阻G_M与电容C并联，然后与电感L和双极性方波脉冲V_BP串联构成一个3阶忆阻神经形态电路；

局部有源忆阻G_M具有关于原点对称的局部有源区，通过双极型脉冲V_BP将G_M的静态工作点设置在忆阻局部有源区的混沌边缘附近，通过改变V_BP的周期T和占空比B，对忆阻神经形态电路的不同放电模态进行调控。

2.根据权利要求1所述的基于对称局部有源忆阻神经形态电路，其特征在于，对称局部有源忆阻神经形态电路的电路模型为：

其中，v_C表示并联电容C上的电压，i_L表示流经电感L的电流，双极性方波脉冲V_BP可表示为V_m和T分别表示双极性脉冲V_BP的振幅和周期，n是自然数，B是占空比。

3.根据权利要求3所述的基于对称局部有源忆阻神经形态电路，其特征在于，对称局部有源忆阻G_M的电路模型状态方程为：

其中，v、i分别为忆阻输入电压和电流；v₀是忆阻内部的状态变量；g是模拟乘法器M₁和M₂的总增益；G₀＝1/R₀是忆阻的一个可控参数；RC₀为时间常数；R₁、R₂、R₃、R₄和R₅为反馈参数控制电阻。

4.根据权利要求3所述的基于对称局部有源忆阻神经形态电路，其特征在于，对称局部有源忆阻G_M包括：电阻R₀-R₅、运算放大器U₀、U₁、乘法器M₁、M₂和-tanh(·)电路，R₄右端分别与U₁的反向输入端和R₅的左端连接，R₅的右端分别与U₁的输出端和R₁的左端连接，R₁、R₂、R₃右端连接后与U₀的反向输入端连接，U₀的反向输入端和输出端并联C₀，R₃的左端与-tanh(·)电路右端连接，-tanh(·)电路左端分别与R₂的左端和U₀的输出端连接，U₀的输出端连接M₁的两个输入端，M₁的输出端与M₂的一个输入端连接，R₄的输入端与M₂的另一个输入端连接，M₂的输出端与R₀左端连接。

5.采用权利要求1和2任意一项所述的基于对称局部有源忆阻神经形态电路的FPGA数字电路，其特征在于，包括：FPGA开发板、数模转换器和数字示波器，FPGA开发板用于数字化实现3阶忆阻神经形态电路模型；DAC模块用于输出FPGA开发板生成的模拟电压序列；数字示波器用于捕获所产生的不同放电模态。

6.根据权利要求5所述的所述的基于对称局部有源忆阻神经形态电路的FPGA数字电路，其特征在于：FPGA开发板的型号为Xilinx XC7Z020。

7.根据权利要求5所述的所述的基于对称局部有源忆阻神经形态电路的FPGA数字电路，其特征在于：数模转换器的型号为AD9767。

8.根据权利要求5所述的所述的基于对称局部有源忆阻神经形态电路的FPGA数字电路，其特征在于，数字示波器的型号为KEYSIGHT DSOX4154A。