[发明专利]一种量子物理实验平台的实时测控系统架构

权利要求书

1.一种量子物理实验平台的实时测控系统架构，其特征在于，包括：

呈树状结构的预设数目个RTMQ节点；其中，每一所述RTMQ节点设置于一个PCB板卡上的FPGA/ASIC芯片内，并通过实时通信链路与所述树状结构中自身的上级/下级节点连接；

至少一个功能芯片，设置于所述板卡上，与所述FPGA/ASIC芯片连接；

其中，所述RTMQ节点包括：微处理器、寄存器文件、外设模块和链路管理模块；

其中，每一所述RTMQ节点所包含的微处理器可通过所述实时通信链路向任一下级RTMQ节点所包含的微处理器发送指令，对其进行控制；

其中，所述微处理器可受指令控制进入挂起状态并暂停执行指令，而后可受外设模块控制返回正常运行状态。

2.如权利要求1所述的一种量子物理实验平台的实时测控系统架构，其特征在于，所述微处理器包括：流控制器、计时器、异常管理模块、触发管理模块和算术逻辑单元；

所述寄存器文件包括：多个寄存器；

每个所述寄存器对应一个地址和一个别名，用于访问该寄存器；部分寄存器由与该寄存器在功能上有关联的所述外设模块维护，读取此类寄存器所获得的值由关联的外设模块提供，对每个此类寄存器的读取或写入操作将分别产生一个脉冲信号，与该寄存器关联的所述外设模块将根据该脉冲信号执行预设的逻辑功能；其余的寄存器仅作数据存储用途，读取所获得的值即为之前写入该寄存器的值；

所述的读取操作包括：通过指令将指定的所述寄存器的值直接或经过预设计算后，赋值给另一指定寄存器；

所述的写入操作包括：通过指令将指令本身携带的数据或指令指定的计算操作的结果赋值给指定的寄存器；

所述外设模块包括：系统外设和功能外设；

其中，所述系统外设包括：指令缓存、数据缓存、节点信息只读存储器、地址栈和数据栈；

所述功能外设包括：针对具体应用场景开发的、具有统一信号接口的逻辑/时序功能模块。

3.如权利要求2所述的一种量子物理实验平台的实时测控系统架构，其特征在于，所述流控制器用于指令获取和运行状态维护，指令获取的方式包括：从所述指令缓存中取指和来自于配置指令插入中断；运行状态包括：正常运行状态和挂起状态；

其中，从指令缓存中取指包括：所述流控制器向所述指令缓存输出取指地址，同时，置位指令缓存的时钟使能，在预设时钟周期后获取存储在取指地址处的指令，并交由所述算术逻辑单元执行，当所述微处理器处于挂起状态时，复位指令缓存的时钟使能，指令缓存取指逻辑暂停运作；

所述配置指令插入中断包括：所述流控制器接收一个配置指令插入中断的使能信号，所述使能信号为高电平时，所述流控制器从配置指令输入端口获取指令，并交由所述算术逻辑单元执行；

配置指令插入中断的优先级大于从指令缓存中取指的优先级和微处理器挂起状态的优先级；当配置指令插入中断使能时，暂停从指令缓存中取指；当配置指令插入中断使能时，即使微处理器处于挂起状态，插入的指令依然会被执行；

所述流控制器维护所述寄存器文件中别名为PTR的寄存器；若流控制器当前获取的指令来自指令缓存，则读取PTR寄存器操作所获得的值为该指令在指令缓存中的地址；若当前获取的指令来自指令插入中断，则读取PTR寄存器操作所获得的值为流控制器所获取的指令中最后一条来自指令缓存的指令所对应的地址；向PTR寄存器写入特定地址，则在预设周期后，流控制器将从指令缓存的该地址处继续读取并执行指令；PTR寄存器未被写入、配置指令插入中断未被使能且微处理器未处于挂起状态时，流控制器默认获取下一条来自指令缓存的指令。

4.如权利要求2所述的一种量子物理实验平台的实时测控系统架构，其特征在于，所述计时器用于计时，计时方式包括：全局时间计时和倒计时；

其中，所述全局时间计时包括：通过写入对应别名为WCK的所述寄存器可重置第一时间计数为指定值，否则每系统时钟周期所述第一时间计数加1；通过读取WCK寄存器可获得当前第一时间计数的值；

所述倒计时包括：通过写入对应别名为TIM的所述寄存器激活倒计时，所写入的值作为第二时间计数的起始值，每系统时钟周期所述第二时间计数减1，当所述第二时间计数为0时，产生脉冲信号并停止第二时间计数，若微处理器此时处于挂起状态，则会恢复为正常运行状态。