[发明专利]记忆体装置及其操作方法以及记忆体系统

说明书

揭示一种记忆体装置及其操作方法以及记忆体系统。在一个态样中，记忆体装置包括连接至记忆体阵列的多个记忆体单元的位元线，位元线具有第一长度。记忆体装置包括具有基于记忆体阵列的大小决定的第二长度的第一可程序位元线，及连接至位元线及第一可程序位元线的电荷共享电路。电荷共享电路用以将电荷自位元线转移至第一可程序位元线。记忆体装置包括连接至第一可程序位元线的放电电路，放电电路用以对第一可程序位元线中的储存电荷放电。

技术领域

本揭露的一实施例是关于一种记忆体装置，特别是关于一种包含位元线、第一可程序位元线、电荷共享电路以及放电电路的记忆体装置。

背景技术

静态随机存取记忆体(static random access memory，SRAM)装置是一种挥发性半导体记忆体，使用不需要更新的双稳电路系统储存数据位元。SRAM装置通常包括一或多个记忆体阵列，其中各个阵列包括多个SRAM单元。SRAM单元通常称为位元格，因为其储存信息的一个位元，由两个交叉耦合反向器的逻辑状态表示。各个记忆体阵列包括配置成行与列的多个位元格。记忆体阵列中的各个位元格通常包括与电力供应电压及参考电压的连接。位元线上的逻辑信号控制自位元格读取及写入至位元格，而字元线控制位元线与反向器的连接，否则反向器会浮动。字元线可沿记忆体阵列的一行耦合至多个位元格，为不同的行提供不同的字元线。

发明内容

本揭露的一实施例提供一种记忆体装置，包含位元线、第一可程序位元线、电荷共享电路以及放电电路。位元线连接至记忆体阵列的多个记忆体单元，其中位元线具有第一长度。第一可程序位元线具有第二长度，第二长度是基于记忆体阵列的大小决定。电荷共享电路连接至位元线及第一可程序位元线，其中电荷共享电路用以将电荷自位元线转移至第一可程序位元线。放电电路连接至第一可程序位元线，其中放电电路用以对第一可程序位元线中的储存电荷放电。

本揭露的另一实施例提供一种记忆体系统，包含记忆体阵列、控制器以及可程序电荷共享电路。记忆体阵列包括具有第一长度的位元线。控制器用以提供控制信号至记忆体阵列。可程序电荷共享电路连接至控制器及位元线。可程序电荷共享电路包含具有基于记忆体阵列的大小决定的第二长度的第一可程序位元线、连接至位元线及第一可程序位元线的电荷共享电路以及连接至第一可程序位元线的放电电路。电荷共享电路用以将电荷自位元线转移至第一可程序位元线。放电电路用以对第一可程序位元线中的储存电荷放电。

本揭露的另一实施例提供一种操作记忆体装置的方法，方法包含以下步骤：在记忆体单元的读取操作期间，将第一电压提供至连接至放电电路及电荷共享电路的控制信号线；基于控制信号线上的第一电压，用放电电路对可程序位元线放电；将不同于第一电压的第二电压提供至控制信号线；及基于控制信号线上的第二电压将位元线连接至可程序位元线。

附图说明

本揭示案的态样在与随附附图一起研读时自以下详细描述内容来最佳地理解。应注意，根据行业中的标准规范，各种特征未按比例绘制。实际上，各种特征的尺寸可为了论述清楚经任意地增大或减小。

图1A图示根据一些实施例的记忆体装置的示意方块图；

图1B图示根据一些实施例的记忆体单元的实例电路图；

图2A图示根据一些实施例的实例可程序电荷共享电路；

图2B图示根据一些实施例的呈现读取操作期间使用图2A的可程序电荷共享电路的效果的实例波形；

图3图示根据一些实施例的电荷共享比的实例电荷共享瓦片矩阵；

图4A图示根据一些实施例的记忆体装置的实例方块图；

图4B图示根据一些实施例的图4A的记忆体装置的实例操作的时序图；

图5图示根据一些实施例的实例可程序电荷共享电路；

图6图示根据一些实施例的实例可程序电荷共享电路；