[发明专利]一种改善晶格失配的硼铝氮/金刚石二维电子气异质结结构及其制备方法在审
| 申请号: | 202310027177.X | 申请日: | 2023-01-09 |
| 公开(公告)号: | CN116313745A | 公开(公告)日: | 2023-06-23 |
| 发明(设计)人: | 张金风;杨智清;苏凯;何琦;任泽阳;张进成;郝跃 | 申请(专利权)人: | 西安电子科技大学;西安电子科技大学芜湖研究院 |
| 主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L29/267;C30B29/40;C30B29/04;C30B25/16;C30B25/18 |
| 代理公司: | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人: | 王丹 |
| 地址: | 710071*** | 国省代码: | 陕西;61 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 改善 晶格 失配 硼铝氮 金刚石 二维 电子 气异质结 结构 及其 制备 方法 | ||
本发明公开了一种改善晶格失配的硼铝氮/氮终端金刚石二维电子气异质结结构的制备方法,包括以下步骤:获取111面单晶硅衬底;在111面单晶硅衬底上外延生长单晶氮化硼过渡层;在单晶氮化硼过渡层表面生长金刚石外延层;对金刚石外延层表面进行氮终端处理,形成氮终端表面;在氮终端表面上外延生长具有施主杂质掺杂的Al面极性纤维锌矿结构的单晶硼铝氮,形成硼铝氮外延层,以形成硼铝氮/氮终端金刚石二维电子气异质结。本发明的制备方法突破了高质量金刚石衬底的尺寸限制,有效缓解了金刚石上硼铝氮在外延过程中的晶格畸变,减少形成的异质结界面处的表面态与悬挂键,提高了金刚石异质结的质量。
技术领域
本发明属半导体工艺技术领域,具体涉及一种改善晶格失配的硼铝氮/金刚石二维电子气异质结结构及其制备方法。
背景技术
金刚石属于新一代的超宽禁带半导体材料,具有禁带宽度大、载流子迁移率高、热导率高等优点,在新一代高压、大功率、耐高温、抗辐照电子器件应用中具有巨大的优势和潜力。制备工艺简单、性能卓越的p/n型电导对于发挥金刚石材料的应用潜力至关重要。与目前使用的大多数半导体材料一样,金刚石必须以某种形式掺杂,以引入密度足够高的可动载流子。然而,金刚石的强共价键和密堆积晶体结构是其优异材料特性的根源,但也导致了其体掺杂的室温激活非常困难。硼作为金刚石p型掺杂中最有希望的受主杂质,仍具有高达0.37eV的激活能,导致室温下能够电离的载流子浓度仅为硼掺杂浓度的千分之几。此外,随着硼掺杂剂浓度的升高,掺杂金刚石的空穴迁移率会显著降低,并且重硼掺杂也会对金刚石晶体质量造成负面影响,从而影响器件性能。而对于n型掺杂金刚石,最常用的施主杂质为磷,其激活能更是高达0.6eV,室温下的载流子电离率更低。当磷的掺杂浓度达到6.8×1016cm-3时,室温下激活的电子浓度仅为1011cm-3。金刚石半导体掺杂困难的问题严重限制了其在电子器件领域的发展和应用。
近年来,实验上广泛观察到,氢终端金刚石表面在室温下能表现出p型导电性。将金刚石在氢等离子体中处理之后形成表面由C-H键覆盖的氢终端金刚石表面,暴露在空气中以后,由于转移掺杂作用,能够在金刚石表面下方10nm左右形成一层二维空穴气(2DHG)积累层。2DHG的浓度在1012-1014cm-2的数量级,迁移率在几十到200cm2/Vs。基于氢终端金刚石p型电导的场效应晶体管(FET)已经成为金刚石电子器件研究的主流,已经实现最大输出电流密度1.3A/mm,截止频率70GHz,击穿电压2608V,2GHz下的输出功率密度4.2W/mm。
鉴于金刚石n型体掺杂电离非常困难,而p型面电导则取得了一系列显著的进步,基于金刚石异质结实现二维电子气(2DEG)面电导能够为金刚石n型电导提供新的思路。金刚石基异质结界面的二维电子气可以由势垒层的施主杂质电离来提供电子,也可由类似氮化物异质结的原理,即势垒层极化效应和表面态电离来提供电子。这样能够突破金刚石n型体掺杂电离率极低、难以形成室温高电导的关键难题,极大提高金刚石器件的电流密度。已有第一性原理研究表明,通过栅极电压诱导沟道电荷,金刚石/立方氮化硼(c-BN)异质结界面可形成高达5×1012cm-2的二维电子气,可用于制备高性能高电子迁移率晶体管(HEMT)。
然而,实际器件制备中,基于二维电子气n型电导的金刚石基异质结需要满足以下条件。若以超宽禁带(5.5eV)的金刚石材料作为容纳二维电子气的沟道层,以另一种材料作为势垒层,则势垒层的禁带宽度应大于金刚石的禁带宽度,满足此要求的只有氮化铝(AlN)及氮化硼(BN)等超宽禁带半导体材料。
形成异质结的两种材料还需要形成适合二维电子气输运的带阶,即在金刚石一侧形成势阱而在势垒层一侧形成势垒,在势垒层掺杂电离提供电子形成二维电子气的情况下,该势垒高度应大于势垒层施主杂质的电离能,令施主杂质能够电离。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学;西安电子科技大学芜湖研究院,未经西安电子科技大学;西安电子科技大学芜湖研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310027177.X/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





