[实用新型]一种宽范围时间测量的TDC级联电路

权利要求书

1.一种宽范围时间测量的TDC级联电路，其特征在于：包括主控电路和TDC电路，所述主控电路与所述TDC电路连接，所述TDC电路采用两片级联的TDC芯片，起始信号与停止信号同时给两片所述TDC芯片，两片所述TDC芯片采用不同的模式。

2.如权利要求1所述的宽范围时间测量的TDC级联电路，其特征在于：所述主控电路采用一组SPI串口和一个IO口控制两片所述TDC芯片工作。

3.如权利要求1所述的宽范围时间测量的TDC级联电路，其特征在于：所述TDC电路的电路结构为：TDC芯片U1和TDC芯片U2的型号均为MS1002，所述TDC芯片U1的引脚1通过电阻R8与引脚2相连，并通过电容C1、电容R6与晶振B1的引脚3相接，同时通过C2与地相接；所述晶振B1的引脚3与3.3V_Q相接，引脚2与地相接；所述TDC芯片U1的引脚31及TDC芯片U2的引脚31与计数起始信号相接；所述TDC芯片U1的引脚30及TDC芯片U2的引脚30与计数停止信号相接；所述TDC芯片U2的引脚1通过电阻R9与引脚2相连，并通过电容C4、电容R7与晶振B1的引脚3相接，同时通过C3与地相接。

4.如权利要求3所述的宽范围时间测量的TDC级联电路，其特征在于：所述晶振B1的晶振频率为8M以上。

5.如权利要求3所述的宽范围时间测量的TDC级联电路，其特征在于：所述主控电路的电路结构为：芯片U3的型号为GD32F303，所述芯片U3的引脚34通过电阻R13与3.3V相接，同时与接口J1的引脚3相接；所述芯片U3的引脚37通过电路R15与地相接，同时与接口J1的4引脚相接；所述芯片U3的引脚5、引脚6分别经过电容C6、C11与地相接，引脚5通过晶振8M与引脚6相接；所述芯片U3的引脚44通过电阻R16与地相接；所述芯片U3的引脚7通过电阻R17与3.3V相接，同时通过电容C12与地相接，并与接口J1的5脚相接；所述芯片U3的引脚38、引脚39、引脚40、引脚41分别与U4的引脚1、引脚6、引脚2、引脚5相接；所述芯片U3的引脚31与TDC芯片U1的引脚8相接；所述芯片U3的引脚43与TDC芯片U2的引脚8相接；所述芯片U3的引脚46与TDC芯片U1的引脚9相接；所述芯片U3的引脚25与TDC芯片U2的引脚9相接；所述芯片U3的引脚26同时与TDC芯片U1的引脚10、TDC芯片U2的引脚10相接；所述芯片U3的引脚27同时与TDC芯片U1的引脚12、TDC芯片U2的引脚12相接；所述芯片U3的引脚28与所述TDC芯片U1的引脚11、TDC芯片U2的引脚11相接。