[实用新型]双电荷泵PLL电路

权利要求书

1.一种双电荷泵PLL电路，其特征在于，包括依次串联的鉴频鉴相器、积分电荷泵、低通滤波器、电压转电流电路、电流放大器和流控振荡器；

所述鉴频鉴相器用于引入外部输入的输入时钟信号；

所述积分电荷泵的一端与所述鉴频鉴相器电连接，另一端与所述低通滤波器电连接；

所述低通滤波器的一端与所述积分电荷泵电连接，另一端与所述电压转电流电路的输入端连接；

所述电压转电流电路的输入端与所述低通滤波器电连接，所述电压转电流电路的输出端与所述电流放大器电连接；

所述双电荷泵PLL电路还包括：

成比例电荷泵，一端电连接于所述鉴频鉴相器与所述积分电荷泵之间的连接链路上，另一端与所述流控振荡器电连接；

分频器，一端与所述鉴频鉴相器电连接，另一端与所述流控振荡器电连接，用于将输出时钟信号输出并将所述输出时钟信号传输至所述流控振荡器。

2.根据权利要求1所述的双电荷泵PLL电路，其特征在于，所述低通滤波器包括：

电容，所述电容的正极板与所述积分电荷泵电连接。

3.根据权利要求2所述的双电荷泵PLL电路，其特征在于，所述电压转电流电路包括：

第一NMOS管，所述第一NMOS管的栅极电连接于所述积分电荷泵和所述电容的正极板之间的连接链路上，所述第一NMOS管的源极接地；所述第一NMOS管的源极还与所述电容的负极板电连接。

4.根据权利要求3所述的双电荷泵PLL电路，其特征在于，所述电流放大器包括互相连接的第一PMOS管、第二PMOS管和第一供电电源；所述第二PMOS管的宽长比是所述第一PMOS管的宽长比的K倍；

所述第一PMOS管的栅极与所述第二PMOS管的栅极电连接；

所述第一PMOS管的源极与所述第一供电电源电连接，所述第二PMOS管的源极与所述第一供电电源电连接，所述第一PMOS管的源极还与所述第二PMOS管的源极电连接；

所述第一PMOS管的漏极与所述第一NMOS管的漏极电连接；

所述第一PMOS管的漏极还与所述第一PMOS管的栅极电连接；

所述第二PMOS管的漏极与所述流控振荡器电连接。

5.根据权利要求4所述的双电荷泵PLL电路，其特征在于，所述流控振荡器包括依次串联的第一反相器、第二反相器和第三反相器。

6.根据权利要求5所述的双电荷泵PLL电路，其特征在于，所述第一反相器的第一输入端和分频器电连接，所述第一反相器的输出端和第二反相器的第一输入端电连接，所述第二反相器的输出端与所述第三反相器的第一输入端电连接，所述第三反相器的输出端与所述分频器电连接；所述第三反相器的输出端还与所述第一反相器的第一输入端电连接；

所述第一反相器的第二输入端，所述第二反相器的第二输入端，所述第三反相器的第二输入端均电连接于所述成比例电荷泵与所述第二PMOS管的漏极之间的连接链路上。

7.根据权利要求5所述的双电荷泵PLL电路，其特征在于，还包括：

第二供电电源；

第三PMOS管，所述第三PMOS管的源极与所述第二供电电源电连接；所述第三PMOS管的栅极与所述第三PMOS管的漏极电连接；

第四PMOS管，所述第四PMOS管的栅极与所述第三PMOS管的栅极电连接，所述第四PMOS管的源极与所述第二PMOS管的漏极电连接；所述第四PMOS管的漏极与所述成比例电荷泵电连接；

第二NMOS管，所述第二NMOS管的栅极电连接于所述积分电荷泵与所述电容的正极板之间的连接链路上，所述第二NMOS管的源极接地，所述第二NMOS管的漏极与所述第三PMOS管的漏极电连接。