[实用新型]一种防闩锁结构

说明书

本实用新型涉及一种防闩锁结构。本实用新型包括MCU芯片和N个LED灯，其中N≥2且为整数，所述MCU芯片包括第一输出端、第二输出端，所述N个LED灯依次正反交替地并联后分别与第一输出端、第二输出端相连，所述MCU能够根据预设逻辑关系产生输出信号，所述LED灯能够根据所述输出信号进行交替式亮灭，其中，所述预设逻辑关系包括：按照预设输出逻辑顺次产生对应的输出信号，以允许每次仅有同一导通方向的LED灯导通。本实用新型可预防高速频繁的切换信号输出导致管脚电压的上冲或下冲，从而避免触发芯片内部闩锁效应，降低生产成本，提高生产良率。

技术领域

本实用新型涉及电子技术领域，尤其是指一种防闩锁结构。

背景技术

在集成电路领域，很多芯片常常工作在强磁场、强电场等强干扰的环境，芯片常受到静电以及其他电脉冲的干扰。闩锁是指在cmos晶片中，在电源power VDD和地线GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互影响构成的一个典型的可控硅电路结构，外界的某种因素如果触发其中的一个三极管导通，通过正反馈将使另一个三极管导通，两者的相互作用会使整个电路迅速进入低阻抗状态，此时会使VDD和GND之间产生大电流，进而导致芯片失效甚至永久性地损坏。虽然在很多芯片在内部做了防止闩锁的工艺处理和设计优化，但是在某些特定的外部电路中，仍然有触发闩锁发生。

在实际应用中，CMOS芯片产生闩锁常见的原因有3种：一、器件I/O管脚电压的上冲或者下冲；二、器件I/O管脚上有大的电流灌入或者拉出；三、器件电源引脚上有大的电压或者电流浪涌。而在某些特定的外部应用电路中，直接采用IO端口方式驱动大负载，极易触发第一种和第二种原因而产生的闩锁效应导致功能异常，更严重时会导致损坏芯片。

发明内容

为解决上述技术问题，本实用新型提供一种防闩锁结构，可预防高速频繁的切换信号输出导致管脚电压的上冲或下冲，从而避免触发芯片内部闩锁效应。

本实用新型提供一种防闩锁结构，包括MCU本体和N个LED灯，其中N≥2且为整数，所述MCU本体包括第一输出端IOB0、第二输出端IOB1，所述N个LED灯按照导通方向正反交替地方式并联后分别与第一输出端IOB0、第二输出端IOB1相连；所述MCU能够根据预设逻辑关系产生输出信号，所述LED灯能够根据所述输出信号进行交替式亮灭，其中，所述预设逻辑关系包括：按照预设输出逻辑顺次产生对应的输出信号，以允许每次仅有同一导通方向的LED灯导通。

在本实用新型的一种实施方式中，所述预设输出逻辑顺次产生对应的输出信号包括：

当所述第一输出端IOB0的输出信号为1时，第二输出端IOB1的输出信号为0；

当所述第一输出端IOB0的输出信号为0时，第二输出端IOB1的输出信号为0；

当所述第一输出端IOB0的输出信号为0时，第二输出端IOB1的输出信号为1；

当所述第一输出端IOB0的输出信号为0时，第二输出端IOB1的输出信号为0。

在本实用新型的一种实施方式中，所述预设输出逻辑顺次产生对应的输出信号包括：

当所述第一输出端IOB0的输出信号为0时，第二输出端IOB1的输出信号为1；

当所述第一输出端IOB0的输出信号为0时，第二输出端IOB1的输出信号为0；

当所述第一输出端IOB0的输出信号为1时，第二输出端IOB1的输出信号为0；

当所述第一输出端IOB0的输出信号为0时，第二输出端IOB1的输出信号为0。

在本实用新型的一种实施方式中，所述N为偶数。

在本实用新型的一种实施方式中，所述第一输出端IOB0还连接有限流电阻R1。