[实用新型]一种内存寻址电路、主板及电子设备

说明书

本实用新型实施例提供了一种内存寻址电路、主板及电子设备，内存寻址电路中包括处理器和至少两个内存芯片，内存芯片与处理器电连接，每个内存芯片的各个地址引脚连接有上拉电阻或下拉电阻，上拉电阻和下拉电阻用于和自身连接的地址引脚共同配置形成每个内存芯片的不同物理地址。从而，可将每个内存芯片通过同一个总线接口与处理器电连接，可以减少总线接口的占用。并且，由于每个内存芯片的物理地址不再重复，无需使用额外的存储芯片存储内存地址信息，在寻址过程中，不再经过额外的存储芯片查询获取内存地址，寻址方式更为简便。

技术领域

本实用新型涉及内存控制技术领域，特别是涉及一种内存寻址电路、主板及电子设备。

背景技术

为提升电子设备的并行任务处理能力，增加内存芯片的数量成为一种有效的解决方案。随着内存芯片数量的增多，在使用中，CPU(Central Processing Unit，中央处理器)需要通过寻址对每一个内存芯片(或称为内存条)进行定位识别，以完成数据读写或故障定位。

目前，不同的内存芯片各自采用独立的总线与CPU连接，造成CPU上总线接口的额外占用；并且，为了便于CPU对不同内存芯片的定位寻址，需要额外的存储芯片存储内存芯片的地址信息，导致内存芯片的读取过程繁琐。

实用新型内容

鉴于上述问题，提出了克服上述问题或者至少部分地解决上述问题的一种内存寻址电路、主板及电子设备，以解决现有内存寻址电路过度占用CPU总线接口且内存芯片的读取过程繁琐的问题。

为了解决上述问题，第一方面，本实用新型公开了一种内存寻址电路，所述内存寻址电路包括处理器和至少两个内存芯片；

所述内存芯片与所述处理器电连接，每个所述内存芯片的各个地址引脚连接有上拉电阻或下拉电阻；

其中，所述上拉电阻和所述下拉电阻用于和自身连接的地址引脚共同配置形成每个所述内存芯片的不同物理地址。

可选地，每个所述内存芯片的所有地址引脚上所连接的上拉电阻和下拉电阻形成的组合各不相同。

可选地，所述内存芯片与所述处理器通过IIC总线电连接。

可选地，所述处理器包括至少两个内存控制器，每个所述内存控制器电连接有至少一个所述内存芯片。

可选地，每个所述内存芯片的物理地址依次递增或递减。

可选地，所述处理器至少为两个，至少两个所述处理器均与所述内存芯片电连接。

可选地，每个所述内存芯片的地址引脚的数量不超过三个。

可选地，所述内存芯片为双口RAM。

第二方面，本实用新型还公开了一种主板，包括前述的任一种内存寻址电路。

第三方面，本实用新型还公开了一种电子设备，包括前述的任一种主板。

本实用新型实施例包括以下优点：

本实用新型中提供一种内存寻址电路，该内存寻址电路中包括处理器和至少两个内存芯片，内存芯片与处理器电连接，每个内存芯片的各个地址引脚连接有上拉电阻或下拉电阻，上拉电阻和下拉电阻用于配置形成每个内存芯片的不同物理地址。从而，可将每个内存芯片通过同一个总线接口与处理器电连接，可以减少总线接口的占用。并且，由于每个内存芯片的物理地址不再重复，无需使用额外的存储芯片存储内存地址信息，在寻址过程中，不再经过额外的存储芯片查询获取内存地址，寻址方式更为简便。

附图说明

图1是本实用新型的第一种内存寻址电路的架构示意图；

图2是本实用新型的第二种内存寻址电路的架构示意图；

图3是本实用新型的第三种内存寻址电路的架构示意图；