[发明专利]基于FPGA+RLDRAM3实现高速流表的方法

权利要求书

1.基于FPGA+RLDRAM3实现高速流表的方法，其特征在于，包括第一级流表通过FPGA+RLDRAM3承载，第二级流表通过X86+DDR4的通用服务器承载，第一级流表和第二级流表通过流记录联通；

当一条流的首报文到达时，根据报文的五元组进行哈希计算得到哈希值，以哈希值为地址建立所述第一级流表，通过调取上报机制，当第一级流表上报流记录时，依据该流记录建立第二级流表，所述第二级流表再依据该流记录组帧产生XDR流记录输出，实现了单板处理4x100G接口流量；

将每流的流表内容定义为512比特，一组RLDRAM3支持的流表容量为1500万，将FPGA+RLDRAM3实现的高性能流表作为第一级，将RLDRAM3实现的第一级流表设计为一级流表Cache缓存，配合第二级流表，通过将低时延的RLDRAM3作为流表载体2Bank交织读写，降低FPGA资源占用率，以实现DPI的流采集设备对流表容量为每100G流量2500万以上。

2.根据权利要求1所述的基于FPGA+RLDRAM3实现高速流表的方法，其特征在于，所述上报机制包括溢出上报判定策略，对每个报文采用溢出上报策略，所述溢出上报判定策略配置有溢出上报门限值，所述溢出上报判定策略为将当前连接表中累积的报文数与溢出上报门限值进行比较，若当前连接表中累积的报文数大于溢出上报门限值，则启动溢出上报指令。

3.根据权利要求1所述的基于FPGA+RLDRAM3实现高速流表的方法，其特征在于，所述上报机制包括超时控制策略，所述超时控制策略以定时轮询方式进行判定，当Tu大于超时时间门限阈值时则表明当前流出现超时，所述超时控制策略包括TCP结束快超时判定策略、短流快超时判定策略和哈希表冲突更新超时判定策略，分别对应TCP结束快超时类型、上报快超时类型以及哈希表冲突更新超时类型。

4.根据权利要求3所述的基于FPGA+RLDRAM3实现高速流表的方法，其特征在于，所述TCP结束快超时判定策略为判断当前流收到的报文是否带有TCP Fin和Rst标志，是则设置TCP快超时门限小于超时时间门限阈值，对应记录TCP结束快超时类型；否则不执行。

5.根据权利要求3所述的基于FPGA+RLDRAM3实现高速流表的方法，其特征在于，所述短流快超时判定策略配置有快超时门限值和报文数超时门限值，所述短流快超时判定策略为判断Tu大于快超时门限值，且连接表中上下行报文数之和报文数小于门限值时，驱动快速超时，同时对应记录快超时类型。

6.根据权利要求3所述的基于FPGA+RLDRAM3实现高速流表的方法，其特征在于，所述哈希表冲突更新超时判定策略配置有哈希冲突更新超时门限值，所述哈希表冲突更新超时判定策略为判断Tu是否大于哈希冲突更新超时门限值，是则驱动删除原连接并上报哈希表冲突更新超时类型。

7.根据权利要求1所述的基于FPGA+RLDRAM3实现高速流表的方法，其特征在于，所述上报机制还包括定时上报判定策略，所述定时上报判定策略配置有定时上报门限值，所述定时上报判定策略为将距离前一流记录上报时间间隔与定时上报门限值比较，若距离前一流记录上报时间间隔大于定时上报门限值则启动定时上报指令。

8.根据权利要求1所述的基于FPGA+RLDRAM3实现高速流表的方法，其特征在于，所述流记录包括上报类型、特征ID、协议类型、业务ID、IP地址、上下行报文数和字节数以及流时间信息。