[发明专利]一种生成SOC芯片引脚复用代码的方法及装置

说明书

本发明公开了一种生成SOC芯片引脚复用代码的方法及装置，该方法包括获取SOC芯片存在引脚复用的目标引脚，分析各个目标引脚的复用逻辑，对复用逻辑进行解析得到不同功能场景下的接口类型；根据各个目标引脚在不同功能场景下的接口类型配置相应的信号信息；将各个目标引脚的引脚信息写入预设的引脚复用表的第一预设位置，将各个目标引脚在不同功能场景下的信号信息写入引脚复用表的第二预设位置；分析引脚复用表得到各个目标引脚的引脚信息和信号信息，根据引脚信息和信号信息生成复用代码，该方法能够根据添加在引脚复用表的信息，生成引脚复用的复用代码，有效降低手动编写引脚复用代码的错误率，从而加快芯片设计进度。

技术领域

本发明属于芯片设计领域，更具体地，涉及一种生成SOC芯片引脚复用代码的方法及装置。

背景技术

SOC(System on Chip，系统级芯片)芯片功能日益强大，使用场景越来越丰富。为满足多种场景的功能需求，一般SOC芯片有多种功能接口，如GPIO(General Purpose InputOutput，通用输入/输出口)、SPI(Serial Peripheral Interface，串行外设接口)、UART(Universal Asynchronous Receiver/Transmitter，通用异步收发传输器)等，而且每种接口的数量不尽相同(如4个GPIO接口和2个UART接口)。因此，SOC芯片与外部通信的数字引脚数量也越来越多。SOC芯片在使用时往往不会同时使用所有功能接口，为了降低芯片的引脚数量，进而降低芯片成本，在SOC芯片设计时需要做引脚复用。比如，某组引脚在工作场景A时，作为GPIO接口；在工作场景B时，作为SPI接口。

此外，DFT(DesignforTest，可测性设计)测试用到的引脚一般需要和功能引脚复用，进一步增加了SOC芯片的引脚复用复杂度。

目前SOC芯片引脚复用设计中使用的verilog代码主要通过手动编辑得到，当SOC芯片比较复杂时，可能超过200个数字引脚，手动编辑引脚复用verilog代码，耗时长，出错率高。如果SOC芯片引脚复用设计出现问题，往往无法修复，对SOC芯片的功能影响很大。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供了一种生成SOC芯片引脚复用代码的方法及装置，生成引脚复用的verilog功能代码，有效降低手动编写引脚复用代码的错误率，从而加快SOC芯片设计进度，以解决手动编辑引脚复用verilog代码、耗时长、出错率高的技术问题。

为解决前述问题，第一方面提供一种生成SOC芯片引脚复用代码的方法，包括：

获取SOC芯片存在引脚复用的目标引脚，分析各个目标引脚的复用逻辑，对复用逻辑进行解析得到不同功能场景下的接口类型；

根据各个目标引脚在不同功能场景下的接口类型配置相应的信号信息；

将各个目标引脚的引脚信息写入预设的引脚复用表的第一预设位置，将各个目标引脚在不同功能场景下的信号信息写入所述引脚复用表的第二预设位置；

分析所述引脚复用表得到各个目标引脚的引脚信息和信号信息，根据引脚信息和信号信息生成复用代码。

进一步地，所述引脚复用表包括头部信息和行信息，所述头部信息包括序号、引脚名、引脚方向、各个功能场景下的使能信号名以及各个功能场景下的功能信号名；

其中，行信息包括多行，每行表示一个引脚的复用关系。

进一步地，在所述分析所述引脚复用表得到各个目标引脚的引脚信息和信号信息，根据引脚信息和信号信息生成复用代码之前还包括：

检查所述引脚复用表的每一行每一列是否为空，如果为空，输出报错信息，并指明报错位置；

检查不同行的引脚名是否重复，如果重复，输出报错信息，并指明报错位置；