[发明专利]光子IC芯片在审
申请号: | 202211684894.1 | 申请日: | 2020-03-25 |
公开(公告)号: | CN115933056A | 公开(公告)日: | 2023-04-07 |
发明(设计)人: | F·伯夫;L·马吉 | 申请(专利权)人: | 意法半导体(克洛尔2)公司;意法半导体股份有限公司 |
主分类号: | G02B6/136 | 分类号: | G02B6/136;G02B6/12;G02B6/124 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 闫昊 |
地址: | 法国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 光子 ic 芯片 | ||
1.一种方法,包括:
在半导体组件的第一层中形成多个垂直光栅耦合器,所述第一层包括半导体层或绝缘层;
在所述多个垂直光栅耦合器上覆盖多个第二绝缘层;
形成互连结构,所述互连结构包括嵌入所述第二绝缘层中的多个金属层级和多个金属通孔;
在所述第一层中形成一个或多个相位调制器,每个相位调制器耦合到相应的金属通孔;以及
蚀刻腔体,所述腔体在深度上延伸穿过所述第二绝缘层直到中间层级,所述中间层级在所述多个垂直光栅耦合器与最接近所述多个垂直光栅耦合器的所述金属层级之间,所述腔体具有横向尺寸,使得所述腔体能够纳用于保持光纤的阵列的块,所述光纤的阵列旨在光学耦合到所述多个垂直光栅耦合器。
2.根据权利要求1所述的方法,其中,所述腔体的所述横向尺寸等于所述块的横向尺寸加上公差裕度。
3.根据权利要求2所述的方法,其中,所述公差裕度在10μm与200μm之间。
4.根据权利要求2所述的方法,其中,所述公差裕度在50μm与150μm之间。
5.根据权利要求1所述的方法,其中,所述第一层是绝缘体上半导体(SOI)器件的半导体层。
6.根据权利要求1所述的方法,其中,所述第一层是由氮化硅制成的绝缘层。
7.根据权利要求6所述的方法,其中,所述第一层设置在绝缘体上半导体器件的半导体层上,并且其中所述腔体具有与所述多个垂直光栅耦合器相对的底部。
8.根据权利要求1所述的方法,其中,还包括在互连结构的上表面上的围绕所述腔体的保护环,其中所述保护环由多个金属微柱形成,所述多个金属微柱沿着所述保护环的圆周规则地分布。
9.一种方法,包括:
形成第一绝缘层;
在所述第一绝缘层中形成多个垂直光栅耦合器;
在所述多个垂直光栅耦合器上覆盖多个第二绝缘层;
形成互连结构,所述互连结构包括嵌入所述第二绝缘层中的多个金属层级和多个金属通孔;
在所述第一绝缘层中形成一个或多个相位调制器,每个相位调制器耦合到相应的金属通孔;以及
蚀刻腔体,所述腔体在深度上延伸穿过所述第二绝缘层穿过在所述多个垂直光栅耦合器与最接近所述多个垂直光栅耦合器的相应金属层级之间的中间层级。
10.根据权利要求9所述的方法,其中,所述腔体包括横向尺寸,使得所述腔体能够容纳用于保持光纤的阵列的块,所述光纤的阵列旨在光学耦合到所述垂直光栅耦合器。
11.根据权利要求10所述的方法,其中所述腔体的横向尺寸等于所述块的横向尺寸加上公差裕度,并且其中所述腔体具有与所述多个垂直光栅耦合器相对的底部。
12.根据权利要求9所述的方法,其中,所述第一绝缘层设置在所述绝缘体上半导体器件的半导体层上。
13.根据权利要求9所述的方法,其中,还包括在围绕所述空腔的互连结构的上表面上的保护环,其中所述保护环由多个金属微柱形成,所述多个金属微柱沿着所述保护环的圆周规则地分布。
14.一种从包括多个光子集成电路芯片的半导体晶圆实现的方法,所述多个光子集成电路芯片各自包括限定在第一层中的多个垂直光栅耦合器,所述第一层位于互连结构之下,所述互连结构包括嵌入绝缘层中的多个金属层级,所述方法包括:
从所述互连结构的上表面蚀刻腔体,所述腔体向下穿透到所述绝缘层中直到在所述耦合器与最接近所述耦合器的所述金属层级之间的中间层级,所述腔体具有横向尺寸,使得所述腔体能够容纳用于保持光纤的阵列的块,所述光纤的阵列旨在光学耦合到所述耦合器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体(克洛尔2)公司;意法半导体股份有限公司,未经意法半导体(克洛尔2)公司;意法半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211684894.1/1.html,转载请声明来源钻瓜专利网。