[发明专利]模数转换器

说明书

本申请涉及集成电路领域，公开一种模数转换器，包括：积分器与积分器耦合的子模数转换结构，其包括：比较器阵列以及电阻网络，比较器阵列包括2supgt;n‑1/supgt;个比较器，每一个比较器的第一输入端均连接输入电压，每一个比较器的输出端连接译码器。电阻网络包括串联的2supgt;n‑1/supgt;‑1个2R电阻，2supgt;n‑1/supgt;‑1个2R电阻中每一个2R电阻依次连接在2supgt;n‑1/supgt;个比较器中相邻比较器的第二输入端之间，第一个2R电阻的一端分别通过第一控制开关以及一个R电阻和第二控制开关连接第一参考电压，最后一个2R电阻的一端分别通过一个2R电阻和第一控制开关以及一个R电阻和第二控制开关连接第二参考电压。本申请可以显著的减小子ADC的功耗和面积，使得sigma‑delta ADC整体功耗和面积可以进一步减小。

技术领域

本发明一般涉及集成电路技术领域，特别涉及一种模数转换器。

背景技术

sigma-delta模数转换器(ADC)广泛的应用于医疗、传感器、电池管理系统(BMS)等领域。很多应用环境是电池供电，需要低功耗。同时消费级医疗等对成本也很敏感。低阶多bit(如二阶4bit)量化的sigma-delta结构能够较好的实现高精度低成本低功耗。但传统实现多bit量化的子ADC采用Flash ADC，较多的比较器数量具有较大的功耗和面积。限制了ADC整体面积和功耗的进一步减小。

高精度低功耗低成本ADC通常采用低阶多bit Sigma-delta ADC。低阶采用较少的积分器个数，可以节省面积和功耗。但为了实现高精度，必须使用多bit量化。例如24bitADC通常采用2阶4bit或者2阶5bit。实现多bit量化的子ADC需要较多的比较器个数，贡献了较大的面积和功耗。

因此，实现低成本低功耗的子ADC是本方案需要解决的问题。

发明内容

本说明书实施方式的目的在于提供一种模数转换器，在Flash ADC的基础上，提出了两步式分时复用比较器的结构，可以显著的减小子ADC的功耗和面积，使得sigma-deltaADC整体功耗和面积可以进一步减小。

本申请公开了一种模数转换器，包括：

积分器；

与所述积分器耦合的子模数转换结构，包括：

比较器阵列，所述比较器阵列包括2^n-1个比较器，其中每一个比较器的第一输入端均连接输入电压，每一个比较器的输出端连接译码器；

以及

电阻网络，所述电阻网络包括串联的2^n-1-1个2R电阻，所述2^n-1-1个2R电阻中每一个2R电阻依次连接在所述2^n-1个比较器中相邻比较器的第二输入端之间，第一个2R电阻的一端分别通过第一控制开关以及一个R电阻和第二控制开关连接第一参考电压，最后一个2R电阻的一端分别通过一个2R电阻和第一控制开关以及一个R电阻和第二控制开关连接第二参考电压。

在一个优选例中，所述译码器包括2^n-1个锁存器，所述2^n-1个比较器中每一个比较器的输出端连接一个锁存器的数据端。

在一个优选例中，所述第一控制开关闭合且所述第二控制开关断开时，所述2^n-1个比较器中每一个比较器的输出端电压由相应的锁存器保存，在所述第二控制开关闭合且所述第一控制开关断开时，由所述2^n-1个比较器的输出构成偶数位以及所述2^n-1个锁存器的输出构成奇数位组合为2ⁿ位输出。