[发明专利]芯片故障处理方法及设备

说明书

本申请提供一种芯片故障处理方法及设备，该方法包括：对RTL代码进行综合，生成门级网表，RTL代码对应部署于目标芯片上的多个逻辑电路单元，门级网表包括多个逻辑电路单元分别对应的逻辑电路网表；在门级网表中添加逻辑电路网表关联的多路选择器组；在第一逻辑电路单元发生故障的情况下，获取第一逻辑电路单元对应的修改后RTL代码，并对修改后RTL代码进行综合，获取新逻辑电路网表；取消第一逻辑电路单元对应的逻辑电路网表与对应的第一多路选择器组的关联，建立第一逻辑电路单元对应的新逻辑电路网表与第一多路选择器组的关联。本申请可以实现快速定位问题，对错误进行快速修正，提高处理效率、加快开发进度。

技术领域

本申请涉及计算机技术领域，尤其涉及一种芯片故障处理方法及设备。

背景技术

在芯片设计过程中，芯片所对应的RTL(Register Transfer Level，寄存器传输层)代码在设计完成后进行综合生成门级网表，根据门级网表来加工生成芯片。芯片开发的具体流程可参见图1所示，除RTL代码开发外，每个环节的耗时以周/月进行计算。

如果在芯片开发后期或者芯片流片回来之后，发现芯片存在缺陷，需要进行工程修改。目前，在发现芯片存在缺陷时，可以修改RTL代码，通过修改后的RTL代码来生成芯片对应的门级网表；也可以修改门级网表。

发明内容

在采用修改RTL代码的方式进行工程修改时，需要在修改RTL代码后重新进行代码综合来修改门级网表，综合需要时间(例如几天或者十几天)，如果这种修改在芯片开发后期可能会影响芯片流片时间，如果在芯片流片后则需要重新流片，影响芯片的开发进度以及开发周期。门级网表的修改难度大，一方面体现在门级网表的复杂度引起的可读性差，难以定位错误，定位后也难以修改；另一方面对门级网表修改后还需要重新进行后端物理实现设计，可能因牵一发动全身而导致物理实现的大量变更，甚至需要重新验证，从而消耗大量研发时间。由此可见，现有的工程修改方式存在耗时长、影响开发进度以及难以定位和修改错误的问题。

鉴于上述问题，本申请实施例提供一种克服上述问题或者至少部分地解决上述问题的芯片故障处理方法、装置及设备。

第一方面，本申请实施例提供一种芯片故障处理方法，包括：

对RTL代码进行综合，生成门级网表，所述RTL代码对应部署于目标芯片上的多个逻辑电路单元，所述门级网表包括多个逻辑电路单元分别对应的逻辑电路网表；

在所述门级网表中添加逻辑电路网表关联的多路选择器组；

在第一逻辑电路单元发生故障的情况下，获取所述第一逻辑电路单元对应的修改后RTL代码，并对所述第一逻辑电路单元对应的修改后RTL代码进行综合，获取所述第一逻辑电路单元对应的新逻辑电路网表；

取消所述第一逻辑电路单元对应的逻辑电路网表与对应的第一多路选择器组的关联，建立所述第一逻辑电路单元对应的新逻辑电路网表与所述第一多路选择器组的关联。

可选地，所述逻辑电路单元包括输入部分、逻辑电路部分以及输出部分；所述逻辑电路网表包括网表形式的输入部分、逻辑电路部分以及输出部分；所述多路选择器组包括输入多路选择器和输出多路选择器。

可选地，所述在所述门级网表中添加逻辑电路网表关联的多路选择器组，包括：

针对每个逻辑电路网表，在所述门级网表中添加所述逻辑电路网表的输入多路选择器和输出多路选择器；

通过所述输入多路选择器连通所述逻辑电路网表的输入部分和逻辑电路部分、通过所述输出多路选择器连通所述逻辑电路网表的输出部分和逻辑电路部分。

可选地，所述建立所述第一逻辑电路单元对应的新逻辑电路网表与所述第一多路选择器组的关联，包括：