[发明专利]一种通过内置边缘模块实现数据传送的FPGA

说明书

本申请公开了一种通过内置边缘模块实现数据传送的FPGA，涉及FPGA技术领域，该FPGA内置边缘模块，FPGA内与边缘模块相连的每个资源模块的读端口同时接入绕线架构以及边缘模块，和/或写端口同时接入绕线架构以及边缘模块；边缘模块包括读写控制器以及缓存单元，读写控制器同时从多个资源模块的读端口中读取数据并暂存在缓存单元中，或者，读写控制器将缓存单元中暂存的数据同时写入多个资源模块的写端口。该FPGA通过内置的边缘模块可以同时对多个资源模块进行数据读写，从而实现高速、高带宽的数据传送，提高FPGA的性能。

技术领域

本发明涉及FPGA领域，尤其是一种通过内置边缘模块实现数据传送的FPGA。

背景技术

FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)内部包含大量的诸如CLB、BRAM、DSP、IOB之类的资源模块，这些资源模块通过绕线架构实现信号互连以实现所需的用户设计。近年来，人工智能应用和通信信号处理等领域对FPGA的运算能力和速度都提出了更高的性能要求，如何实现数据的高速传送成为了高容量FPGA发展过程中的技术重点。

发明内容

本申请人针对上述问题及技术需求，提出了一种通过内置边缘模块实现数据传送的FPGA，本申请的技术方案如下：

一种通过内置边缘模块实现数据传送的FPGA，该FPGA内置与FPGA内的多个资源模块相连的边缘模块，每个资源模块的读端口同时接入绕线架构以及边缘模块和/或写端口同时接入绕线架构以及边缘模块；

边缘模块包括读写控制器以及缓存单元，读写控制器同时从多个资源模块的读端口中读取数据并暂存在缓存单元中，或者，读写控制器将缓存单元中暂存的数据同时写入多个资源模块的写端口。

其进一步的技术方案为，边缘模块内置的缓存单元包括若干个读缓存单元和至少一个写缓存单元，读写控制器同时从多个资源模块的读端口中读取到的数据分别暂存在各个读缓存单元中，每个读缓存单元用于暂存从一个资源模块的读端口中读取到的数据；读写控制器同时向多个资源模块的写端口写入的数据来自于一个或多个写缓存单元，每个写缓存单元中的数据同时写入一个或多个资源模块的写端口。

其进一步的技术方案为，与边缘模块相连的资源模块同时具有读端口和写端口，读写控制器同时从同一个资源模块的读端口读取数据以及向资源模块的写端口写入数据。

其进一步的技术方案为，边缘模块内置的每个读缓存单元分别连接多个资源模块的读端口，每个资源模块的读端口分别通过三态选择器连接相应的读缓存单元，读写控制器控制各个三态选择器的通断、每次从读缓存单元连接的其中一个资源模块的读端口读取数据；边缘模块内置的每个写缓存单元分别连接多个资源模块的写端口，读写控制器每次将一个写缓存单元中的数据写入连接的所有资源模块的写端口或写入连接的部分资源模块的写端口。

其进一步的技术方案为，边缘模块内置的每个读缓存单元均同时连接各个写缓存单元，读写控制器向任意的第一资源模块的写端口写入的数据是读写控制器从其他的第二资源模块的读端口读取到的数据，读写控制器从第二资源模块的读端口读取数据并暂存到该第二资源模块的读端口连接的读缓存单元中，读写控制器控制将第二资源模块的读端口连接的读缓存单元中的数据写入第一资源模块的写端口连接的写缓存单元中，再将第一资源模块连接的写缓存单元中的数据写入第一资源模块的写端口。

其进一步的技术方案为，读写控制器同时向多个第一资源模块的写端口写入的数据，是读写控制器从其他的一个或多个第二资源模块的读端口读取到的数据；从每个第二资源模块的读端口读取到的数据写入一个或多个第一资源模块的写端口。

其进一步的技术方案为，与边缘模块相连的资源模块按照阵列结构排布，同一个读缓存单元连接位于同一列的多个资源模块的读端口，同一个写缓存单元连接位于同一列的多个资源模块的写端口；