[发明专利]基于FPGA的多片DAC脉冲输出同步与相位调节方法及系统

权利要求书

1.一种基于FPGA的多片DAC脉冲输出同步与相位调节方法，其特点在于，包括：

配置FPGA构建触发信号处理模块、时钟配置模块、DAC同步配置模块、相位调节模块以及多个波形存储模块；其中，

所述触发信号处理模块被配置为对输入的触发信号进行处理，使所述触发信号分别到达所述时钟配置模块和每个所述波形存储模块的路径延时一致；

所述时钟配置模块被配置为将外部输入的时钟信号与所述触发信号同步，并在同步完成后反馈使能信号至所述DAC配置模块；

所述DAC配置模块被配置为接收到所述使能信号后，配置多个DAC的输出保持同步；而且，每个DAC的时钟由所述外部输入的时钟信号提供；

每个所述波形存储模块被配置为接收到上位机下发的波形播放命令后，若采集到的触发信号为1时，将波形数据输出至所述相位调节模块，若采集到的触发信号为0时，则停止输出；

所述相位调节模块被配置为根据上位机下发的每个DAC对应的延时值，而分别对由各个所述波形存储模块输出给对应DAC的波形数据进行延时处理，并将延时处理后的波形数据分别输出给各个DAC。

2.如权利要求1所述的基于FPGA的多片DAC脉冲输出同步与相位调节方法，其特点在于，每个DAC对应的延时值的计算方式为：

确定射频脉冲单元输出的射频脉冲信号分别到达n个设备所需要的相位(M1，M2，……Mn)；

确定所述相位调节模块的相位调节步进K，其中，K＝1/DAC采样率；

计算每个DAC对应的延时值(D1，D2，……Dn)；其中，Dn＝(Mn-N)/K，N＝min(M1，M2，……Mn)。

3.一种基于FPGA的多片DAC脉冲输出同步与相位调节系统，其特征在于，包括：上位机、时钟源、触发源以及FPGA；其中，

所述上位机，用于下发波形数据、波形播放命令以及每个DAC对应的延时值；

所述时钟源，用于为所述FPGA和多个DAC提供时钟信号；

所述触发源，用于为所述FPGA提供触发信号；

所述FPGA包括：触发信号处理模块、时钟配置模块、DAC同步配置模块、相位调节模块以及多个波形存储模块；其中，

所述触发信号处理模块被配置为对所述触发源提供的触发信号进行处理，使所述触发信号分别到达所述时钟配置模块和每个所述波形存储模块的路径延时一致；

所述时钟配置模块被配置为将所述时钟源提供的时钟信号与所述触发信号同步，并在同步完成后反馈使能信号至所述DAC配置模块；

所述DAC配置模块被配置为接收到所述使能信号后，配置多个DAC的输出保持同步；而且，每个DAC的时钟由所述时钟源供；

每个所述波形存储模块被配置为接收到所述上位机下发的波形播放命令后，若采集到的触发信号为1时，将波形数据输出至所述相位调节模块，若采集到的触发信号为0时，则停止输出；

所述相位调节模块被配置为根据所述上位机下发的每个DAC对应的延时值，而分别对由各个所述波形存储模块输出给对应DAC的波形数据进行延时处理，并将延时处理后的波形数据分别输出给各个DAC。

4.如权利要求3所述的一种基于FPGA的多片DAC脉冲输出同步与相位调节系统，其特征在于，所述上位机计算每个DAC对应的延时值的方式为：确定射频脉冲单元输出的射频脉冲信号分别到达n个设备所需要的相位(M1，M2，……Mn)；

确定所述相位调节模块的相位调节步进K，其中，K＝1/DAC采样率；

计算每个DAC对应的延时值(D1，D2，……Dn)；其中，Dn＝(Mn-N)/K，N＝min(M1，M2，……Mn)。