[发明专利]内存内运算装置及其运算方法在审
| 申请号: | 202211605071.5 | 申请日: | 2022-12-14 | 
| 公开(公告)号: | CN116266107A | 公开(公告)日: | 2023-06-20 | 
| 发明(设计)人: | 林纪舜;谢明辉 | 申请(专利权)人: | 华邦电子股份有限公司 | 
| 主分类号: | G06F7/544 | 分类号: | G06F7/544;G06F7/50;G06N3/063 | 
| 代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 刘妮;臧建明 | 
| 地址: | 中国台湾台*** | 国省代码: | 暂无信息 | 
| 权利要求书: | 查看更多 | 说明书: | 查看更多 | 
| 摘要: | |||
| 搜索关键词: | 内存 运算 装置 及其 方法 | ||
1.一种内存内运算装置,其特征在于,包括:
内存控制电路;
内存阵列,耦接所述内存控制电路,所述内存控制电路控制所述内存阵列的数据存取,所述内存阵列包括:
已移位权重存储区,存储多个已移位权重值,依据所述内存控制电路通过多条第一字线提供的多个输入信号提供多个已移位乘积和;
移位信息存储区,存储所述多个已移位权重值的移位单元数,依据所述内存控制电路通过多条第二字线提供的多个控制信号提供所述多个已移位权重值的移位单元数;以及
移位单元量存储区,存储移位单元量,依据所述多个输入信号提供列移位单元量,其中所述列移位单元量等于所述多个输入信号与所述移位单元量的乘积和;
感测电路,耦接所述内存阵列,感测所述已移位权重存储区、所述移位信息存储区以及所述移位单元量存储区提供的多个电流信号,以获得所述多个已移位乘积和、所述多个已移位权重值的移位单元数以及所述列移位单元量;以及
移位复原电路,耦接所述感测电路,依据所述多个已移位权重值的移位单元数以及所述列移位单元量复原所述多个已移位乘积和的权重移位量,以产生多个已复原乘积和。
2.根据权利要求1所述的内存内运算装置,其特征在于,所述感测电路包括多个第一传感器与第二传感器,所述已移位权重存储区包括多个第一存储单元,所述移位信息存储区包括多个第二存储单元,所述移位单元量存储区包括多个第三存储单元,所述多个第一存储单元以及所述多个第二存储单元通过多条第一位线耦接所述多个第一传感器,所述多个第三存储单元通过第二位线耦接所述第二传感器,所述多个第一存储单元与所述多个第三存储单元共享所述多个第一字线,所述多个第二存储单元耦接所述多个第二字线。
3.根据权利要求2所述的内存内运算装置,其特征在于,所述多个第一存储单元自所述多个第一字线接收所述多个输入信号,以依据所述多个输入信号通过所述多个第一位线提供表示所述多个已移位乘积和的多个电流信号给所述多个第一传感器,所述多个第三存储单元自所述多个第一字线接收所述多个输入信号,以依据所述多个输入信号通过所述第二位线提供表示所述列移位单元量的电流信号给所述第二传感器,所述多个第二存储单元自所述多个第二字线接收所述多个控制信号,以依据所述多个控制信号通过所述多个第一位线提供表示所述多个已移位权重值的移位单元数的多个电流信号给所述多个第一传感器。
4.根据权利要求2所述的内存内运算装置,其特征在于,所述移位复原电路包括:
移位寄存器,耦接所述多个第一传感器以及所述第二传感器,依据所述多个已移位权重值的移位单元数以及所述列移位单元量产生多个移位调整量;以及
加法器电路,耦接所述移位寄存器与所述多个第一传感器,将所述多个第一传感器提供的多个已移位乘积和分别与对应的移位调整量相加,以产生多个已复原乘积和。
5.根据权利要求2所述的内存内运算装置,其特征在于,在所述已移位权重存储区中,同一位线上的多个第一存储单元存储的所述多个已移位权重值具有相同的移位量。
6.根据权利要求2所述的内存内运算装置,其特征在于,所述内存控制电路调整所述多个第一存储单元的临界电压值或电阻值,以调整所述多个已移位权重值。
7.根据权利要求1所述的内存内运算装置的运算方法,其特征在于,所述已移位权重存储区耦接的位线不同于所述移位信息存储区耦接的位线。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211605071.5/1.html,转载请声明来源钻瓜专利网。





