[发明专利]一种广域电磁法工频滤波与实时计算技术在审
申请号: | 202211600848.9 | 申请日: | 2022-12-12 |
公开(公告)号: | CN116028760A | 公开(公告)日: | 2023-04-28 |
发明(设计)人: | 唐红非;蒋奇云;裴婧 | 申请(专利权)人: | 中南大学 |
主分类号: | G06F17/14 | 分类号: | G06F17/14;G01V3/38;G06F17/15 |
代理公司: | 深圳众邦专利代理有限公司 44545 | 代理人: | 党诗莹 |
地址: | 410000 湖南*** | 国省代码: | 湖南;43 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 广域 电磁 法工频 滤波 实时 计算 技术 | ||
1.一种广域电磁法工频滤波与实时计算技术,其特征在于,包括:FIR高通滤波器参数和FIR低通抗混叠滤波器参数,根据带计算广域电磁法电场信号频率特征,并基于凯瑟窗函数设计,由MATLAB的filter designer工具计算得出滤波器系数,计算出的FIR滤波器系数数符合对称性,减小设计复杂度;
基于现场可编程门阵列FPGA芯片实现,由FIR滤波器、巴特沃斯带阻滤波器、插值抽取模块、FFT计算模块组成,
巴特沃斯50Hz工频带阻滤波器参数,在50Hz附近设置滤波器的通带低频截止频率、通带高频截止频率、阻带低频截止频率、阻带高频截止频率、通带最大衰减、阻带最小衰减等参数,在MATLAB上由buttord算法计算出高阶巴特沃斯带阻滤波器的阶数和截止频率,由butter函数求出巴特沃斯带阻滤波器系数,并转换为二阶级联形式,更容易在FPGA上实现;
插值和抽取模块根据广域电磁法电场信号频率特征和A/D采样芯片采样率特征,设计插值与抽取倍数;为减少信号损失,先进行插值,FIR低通滤波除去镜像后,再进行抽取,再通过FIR低通滤波去除高频噪声混叠;经过插值抽取后的信号变换采样率同样满足奈奎斯特采样定理;
经过插值和抽取后的广域电磁法电场信号每次计算的FFT点数统一变换为2048点,通过FPGA上的FFT IP核实时计算。
2.根据权利要求1所述的一种广域电磁法工频滤波与实时计算技术,其特征在于,凯塞窗函数实现FIR滤波器的方法如下:
理想低通滤波器可表示为:
其中wc为滤波器低通截止频率,α为群延时;(1)式所对应的单位冲激响应为:
由于上式冲激响应函数无限长,且非因果,需要使用窗函数进行截断;凯塞窗函数具有阻带衰减快,通带起伏小的优势,所以这里采用凯瑟窗函数设计FIR滤波器,凯塞窗函数为:
其中
其中I0(x)表示零阶第一类贝塞尔函数;同样在MATLAB上的Filter Desiner工具上设置好滤波器参数后,便能直接求出基于凯塞窗的FIR滤波器系数。
3.根据权利要求2所述的一种广域电磁法工频滤波与实时计算技术,其特征在于,FIR滤波器在FPGA上实现,需要先求解出其滤波器系数,而MATLAB的FilterDesigner工具上,选择基于凯塞窗的FIR低通滤波器,设置好滤波器采样频率38400Hz,可以根据截止频率8500Hz和9500Hz,通带最大衰减3dB,阻带最小衰减50dB等参数设计FIR滤波器并自动计算出滤波器系数,对滤波器系数进行指定16位宽的量化,最后生成coe文件导入到FIR IP核中,在FPGA上实现FIR滤波。
4.根据权利要求1所述的一种广域电磁法工频滤波与实时计算技术,其特征在于,工频干扰是指工业电力系统引起的一种干扰,频率为50Hz,巴特沃斯工频带阻滤波器滤除的频率为50Hz,需要7个参数:滤波器采样频率fs为400Hz,通带低频截止信号频率fpl为48Hz、通带高频截止信号频率fph为52Hz、阻带低频截止信号频率fsl为49Hz、阻带高频截止信号频率fsh为51Hz、通带最大衰减Ap为2dB、阻带最小衰减As为16dB;将截止信号频率转换为归一化角频率:
将以上参数代入MATLAB中的buttord函数求出巴特沃斯带阻滤波器的阶数N为8和截止频率wn为[0.2421,0.2580];利用N和wn求出巴特沃率零点z、极点p、增益g模式的传递函数H(z):
将上式分解为二阶级联形式:
求出的系数a和b组成一个4行6列矩阵,增益g为0.9370;8阶巴特沃斯带阻滤波器可以拆分为4个二阶巴特沃斯带阻滤波器级联形式,其中每个二阶传递函数可看成是输入信号移位相乘的结果除去递归输出移位相乘的结果,存储系数g,a,b,在FPGA实现二阶巴特沃斯带阻滤波器。
5.根据权利要求1所述的一种广域电磁法工频滤波与实时计算技术,其特征在于,广域电磁法电场信号频点范围在0.01Hz到8192Hz频带上分布,共分为0频组、1频组、2频组、3频组、4频组、5频组共六个频组,每个频组包含7个频点,其中0频组、2频组、4频组主频成分按2nHz(-6≤n≤13)分布,1频组、3频组、5频组主频成分按0.75*2nHz(-6≤n≤13)分布;在信号接收过程中,0频组、1频组按38400Hz频率采样接收,其他频组按4800Hz频率采样接收;不同采样率下,各个主频进行FFT计算最少采样点数也不同;采用先插值I倍提高采样率,去除多余镜像后然后抽取D倍降低采样率,将采样点数统一变换为2048点;利用FPGA上的FFT IP核计算2048点采样数据,在100Mhz系统频率下,计算一次耗时在100us以内,满足实时计算的要求。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中南大学,未经中南大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211600848.9/1.html,转载请声明来源钻瓜专利网。