[发明专利]用于形成半导体器件结构的方法

说明书

一种用于形成半导体器件结构的方法，该方法包括：在基板上形成层堆叠，层堆叠包括第一半导体材料的牺牲层和第二半导体材料的沟道层，沟道层与牺牲层相交替；在层堆叠上形成多个平行且规则地间隔开的芯线；在芯线的侧表面上形成间隔物线，其中间隔物线的宽度使得在形成于相邻芯线上的间隔物线之间形成间隙；通过在使用芯线和间隔物线作为蚀刻掩模的同时蚀刻层堆叠，来形成延伸穿过层堆叠的第一沟槽；通过用绝缘壁材料填充第一沟槽和间隙，来在第一沟槽和间隙中形成绝缘壁；相对于间隔物线和绝缘壁选择性地去除芯线；以及通过在使用间隔物线和绝缘壁作为蚀刻掩模的同时蚀刻层堆叠，来形成延伸穿过层堆叠的第二沟槽，从而形成多对鳍结构。

技术领域

本公开涉及用于形成半导体器件结构的方法。

背景技术

现代半导体集成电路技术包括水平沟道晶体管，FinFET是其中一个示例，其栅极横跨鳍形半导体沟道部分。其他示例包括水平或横向纳米线FET(NWFET)和纳米片FET(NSHFET)。这些晶体管结构通常包括源极、漏极、包括沿基板水平延伸的一个或多个纳米线或纳米片形状的沟道层的沟道、以及栅极堆叠。在全环绕栅极(GAA)设计中，沟道层可以延伸穿过栅极堆叠，使得栅极堆叠包裹一个或多个沟道部分。

用于水平NWFET或NSHFET器件的制造方法通常可包括图案化交替的牺牲层和沟道层的半导体层堆叠以形成鳍结构，该鳍结构包括例如纳米线或纳米片形状的牺牲层与沟道层的对应层堆叠。鳍结构可经受进一步的器件加工步骤，诸如源极/漏极外延、沟道释放和栅极堆叠沉积，以形成NSHFET器件的NW。

“叉片(forksheet)”器件是一种设计，允许n型NSHFET和p型NSHFT彼此相邻设置，每一者都由叉形栅极结构控制并由绝缘壁分隔开。绝缘壁可以在栅极图案化之前被形成在p型和n型器件区之间。该壁可以将p栅极沟槽与n栅极沟槽分隔开，从而允许更紧密的n到p间隔。

然而，叉片器件的结构在制造期间引入了新的挑战。例如，绝缘壁的形成使鳍图案化复杂化。

发明内容

本发明构思的目的是通过提供用于形成半导体器件结构的经改进方法来解决上述制造挑战中的至少一些。该半导体器件结构可以特别适合于叉片器件。换言之，根据该方法形成的半导体器件结构可以适合作为用于形成叉片器件的方法的前体或中间半导体结构。

根据一方面，提供了一种用于形成半导体器件结构的方法，该方法包括：

在基板上形成层堆叠，层堆叠包括第一半导体材料的牺牲层和第二半导体材料的沟道层，沟道层与牺牲层相交替；

在层堆叠上形成多个平行且规则地间隔开的芯线；

在芯线的侧表面上形成间隔物线，其中间隔物线的宽度使得在形成于相邻芯线上的间隔物线之间形成间隙；

通过在使用芯线和间隔物线作为蚀刻掩模的同时蚀刻层堆叠，来形成延伸穿过层堆叠的第一沟槽；

通过用绝缘壁材料填充第一沟槽和间隙，来在第一沟槽和间隙中形成绝缘壁；

在形成绝缘壁之后，相对于间隔物线和绝缘壁选择性地去除芯线；以及

在去除芯线之后，通过在使用间隔物线和绝缘壁作为蚀刻掩模的同时蚀刻层堆叠，来形成延伸穿过层堆叠的第二沟槽，从而形成多对鳍结构，每对鳍结构包括由相应绝缘壁分隔开的第一器件层堆叠和第二器件层堆叠。

本发明的方法使得能够以高精度和高控制度形成具有规则且紧密间隔的多对鳍结构。鳍结构的宽度尺寸可由间隔物线的宽度来控制。绝缘壁的宽度取决于间隔物线之间的间隙的宽度，这可以通过芯线的间隔和间隔物线的宽度来控制。同时，由于用于绝缘壁的第一沟槽与分隔各对鳍结构的第二沟槽是被分开形成的，所以可以单独地控制绝缘壁的高度和第二沟槽的深度。