[发明专利]可编程逻辑器件的线网延迟估算方法、装置、设备及介质

说明书

本申请公开了一种可编程逻辑器件的线网延迟估算方法、装置、设备及介质。该方法包括：将可编程逻辑器件划分为若干个区域，并获取区域内的可编程互连线；根据区域内布局资源的位置确定区域内由可编程互连线组成所有的线网路径，并计算每一个线网路径的延迟，线网路径用于为区域内拥有连接关系的两个布局资源提供布线资源；根据区域内拥有连接关系的布局资源之间的线网时序要求在布局资源之间适配线网路径，将线网路径的延迟作为布局资源之间的线网延迟。本申请提供的可编程逻辑器件的线网延迟估算方法，根据线网时序要求为布局资源适配线网路径，将线网路径的延迟作为估算结果，考虑到了区域内的可编程互连线，因此能更准确地估算出线网延迟。

技术领域

本申请属于集成电路技术领域，涉及一种可编程逻辑器件的线网延迟估算方法、装置、设备及介质。

背景技术

布局和布线是可编程逻辑器件通过设计软件进行设计的关键流程，FPGA(FieldProgrammableGateArray，现场可编程门阵列)是常用可编程逻辑器件的主要类型之一，以FPGA为例，布局的目的是将FPGA设计网表中的设计单元放置到FPGA的可编程逻辑模块上，布线的目的是在布局完成后，通过FPGA中的可编程互连线配置设计网表中的设计线网，设计线网用于连接设计单元。

为了提高FPGA的设计性能，FPGA的布局流程和布线流程需要计算时序驱动，时序驱动的好坏由设计线网的延迟决定，由于布局流程没有可编程互连线的走线信息，因此会进行延迟估算，即布局流程延迟估算的准确性是对FPGA性能影响最重要的因素。

传统的延迟估算方法为：通过运行大量的测试用例，根据使用测试用例时设计线网的实际延迟和距离，拟合出距离-延时估算公式，在布局流程和布线流程使用拟合出的估算公式计算延迟。

然而基于拟合出的估算公式计算线网延迟虽然有着实现简单的特点，但是在FPGA器件中，因为可编程互连线的延迟和距离是离散关系，因此很难产生准确的延迟和距离的数学关系模型，尤其是在可编程互连线走线较长的情况下，此时线网是由很多个可编程互连线级联连接的，而在实际的布线流程中，线网是不同类型的可编程互连线的配置组合，并且每种类型的可编程互连线资源都是有限的，所以实际的线网延迟具有较大的随机性，这也导致在布局流程中，不可能拟合出较为准确的长度-延迟估算公式，即传统的延迟估算方法所计算出的结构仍然有较大的误差，这对布局流程的时序优化产生了不利的影响。

发明内容

本申请的目的在于提供一种可编程逻辑器件的线网延迟估算方法、装置、设备及介质，以解决现有的线网延迟估算方法所计算的延迟不够准确的技术问题。

为解决上述技术问题，本申请的技术方案如下：

本申请提供一种可编程逻辑器件的线网延迟估算方法，包括：

将可编程逻辑器件划分为若干个区域，并获取所述区域内的可编程互连线和所述区域内已布局的布局资源；

根据所述区域内布局资源的位置确定所述区域内由所述可编程互连线组成的线网路径，并计算每一个所述线网路径的延迟，所述线网路径用于为所述区域内拥有连接关系的任两个所述布局资源提供布线资源；

根据所述区域内拥有连接关系的所述布局资源之间的线网时序要求在所述布局资源之间适配所述线网路径，将所述线网路径的延迟作为所述布局资源之间的线网延迟。

进一步地，所述计算每一个所述线网路径的延迟的步骤，包括：

获取所述线网路径中每一个可编程互连线的类型，确定不同类型的所述可编程互连线的延迟；

累加每一个所述可编程互连线的延迟，确定所述线网路径的延迟。

进一步地，所述根据所述区域内拥有连接关系的所述布局资源之间的线网时序要求在所述布局资源之间适配所述线网路径的步骤，包括：