[发明专利]基于FPGA及轻量化CNN嵌入式快速核素识别方法

权利要求书

1.基于FPGA及轻量化CNN嵌入式快速核素识别方法，其特征在于，包括以下步骤：

S1、模型建立；

S11、首先使用核脉冲发生器生成大量核脉冲数据；

S12、利用HHT提取脉冲信号时频特征，建立针对深度学习算法的数据集，按照7:3的比例划分为训练集和测试集；

S13、通过Pytorch深度学习框架；搭建轻量化卷积神经神经网络MobileNet模型，所述MobileNet轻量级卷积神经网络包括卷积层、池化层和全连接层；

对模型不断地进行训练、超参数调优和评估，直至模型对于核素的识别性能达到最佳状态，导出模型权重参数，并将其量化到16bit；

S2、模型部署；

采用XC7Z020芯片进行部署，所述XC7Z020芯片具有FPGA逻辑模块、两个Cortex-A9ARM处理器；

其中两个Cortex-A9 ARM处理器为处理器系统模块；FPGA逻辑模块为可编程逻辑模块；

通过处理器系统模块控制整个模型的执行逻辑，在可编程逻辑模块实现核素识别神经网络的具体计算；

处理器系统模块和可编程逻辑模块之间的数据交互使用AXI数据总线连接；

将网络的权重参数形成Bin文件存入SD卡中，在芯片上电运行时，将SD卡中的数据读入RAM数据缓存区中；核素脉冲特征输入后，依次执行MobileNet的卷积模块、池化模块、全连接模块；

待全连接模块计算出预测的核素概率后，将计算结果再次通过AXI总线传输至处理器系统单元，处理器系统单元选择出概率最大值对应的核素，输出预测类别。

2.如权利要求1所述的基于FPGA及轻量化CNN嵌入式快速核素识别方法，其特征在于：在步骤S12中采HHT提取核脉冲信号的时频特征；

所述HHT包括EMD分解和Hilbert变换两个过程；

设原始信号为x(n)，EMD分解步骤如下：

a1：对x(n)进行极值点的查找，寻找出所有的极大值和极小值，并通过插值提取出x(n)的上包络和下包络序列；

a2：通过上下包络线求出局部均值曲线，设为m(n)；

a3：计算出h(n)，h(n)＝x(n)-m(n)；

a4：判断h(n)是否满足条件，如果满足IMF成立条件就进入Step5，不满足的话令x(n)＝h(n)，回到Step1继续循环；

a5：设第i个IMF为C_i(n)，C_i(n)＝x(n)-h(n)；

a6：判断C_i是否满足EMD分解结束条件，如果满足就结束EMD过程，不满足则保存C_i，令x(n)＝C_i(n)，回到a1继续循环；

所述分解调节如下：

对于核脉冲信号序列x(t)，可通过EMD分解为若干有限个本征模态函数IMF，即原信号是这些本征模态函数的叠加：

/

其中，n为IMF分量阶数，c_i(t)为第i阶IMF分量，r_n(t)为信号分解后的残差；

其中，进行EMD分解的信号满足以下三个基本条件：

1)信号序列中至少包含一个最大值和一个最小值；

2)信号的局部时域特性仅由极值点间的时间尺度决定；

3)信号序列只包含拐点时，可通过微分获得极值；

EMD分解得到的IMF函数满足以下两个条件：

1)极值点数量和零点数量最多相差一个；

2)IMF局部的极大值和极小值分别构成函数的上包络线和下包络线，且二者的平均值为0；

经过EMD分解后的信号Ci，再通过Hilbert变换进行特征提取：

其中P代表柯西主值；

求得每一个IMF的瞬时频率及幅值，求值表达式为：

通过时间序列、瞬时频率及幅值，共同构成核脉冲时频图，再将时频图灰度化处理，送入神经网络进行识别。