[发明专利]一种基于Cache的多核DSP并行编程优化方法

说明书

本发明涉及一种基于Cache的多核DSP并行编程优化方法，属于多核处理器领域。本发明分析多种并行算法包括的运算次数和循环次数，并尝试设定不同的Cache大小，运行既定的并行算法程序，得到运行时间；记录多种并行算法的运算次数及循环次数，以及运行时间最短的五次Cache大小的设定，将运行时间、运算次数和循环次数作为参数，Cache大小的设定作为查询结果存为一条数据，计算并行化改造后的算法的运算次数及循环次数，在数据库中进行相应的搜索；根据搜索结果进行Cache大小的设定。本发明随着数据库数据的不断增加，Cache大小设定的最优值也越来越准确。

技术领域

本发明属于多核处理器领域，具体涉及一种基于Cache的多核DSP并行编程优化方法。

背景技术

当前对于多核DSP并行程序的并行编程优化的方法主要包括以下几类：

(1)使用编译器提供的优化选项：部分编译器提供了一些直接影响或者控制程序优化的编译选项，通过合理地配置这些优化选项，可以达到提升程序运行效率的目的。

(2)改变代码的编排形式或调用方式：编译器提供了许多内联函数，内联函数的执行效率与汇编指令类似，可快速优化C代码。另外，SIMD(单指令多数据)也是一种提高数据处理效率的优化方式之一，例如，在实现单精度乘法操作时，可以将操作数以32位形式存储在64位寄存器组的高位部分或低位部分，使用一条双精度乘法指令，同时完成两对单精度数据的乘法。这种数据打包处理方式，在存取和计算数据时可以节省指令周期，提高代码的执行速度。

(3)改进C语言循环程序：软件流水化的目的就是在同一时刻，排满最大的可并行指令数，达到提升程序执行效率的目的，循环展开是将小循环的迭代展开，使得可能并行的指令数增加，形成较好的软件流水编排。另外，在多重循环的嵌套中，只有内层循环可以执行软件流水化。因此一般把多重循环的内循环展开。

(4)使用Cache提升程序性能：Cache的访问速度高于内存，因此在程序中开Cache，把经常访问的程序和数据放入缓存中，会提高程序的运行效率。一般程序会用到两级缓存，一级缓存是固定的，二级缓存可以配置。如果每次CPU要访问的数据都能直接从Cache中获得，则Cache的命中率高，程序执行的效率就高。因此，为了提高命中率，需要合理配置二级缓存的大小。L2空间可全部配置为Cache，但Cache的容量并非越大越好，要根据程序中的计算规模来定。Cache开的比较大，有时候对程序的执行效率并无明显提升，反而会影响L2空间SRAM容量的配置。

当前针对Cache大小的设置，一般按照经验值进行设定，或者进行多次次试验进行设定，按照经验值进行设定，可能无法获取合理的Cache大小，进行多次试验，会花费比较多的时间。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是如何提供一种基于Cache的多核DSP并行编程优化方法，以解决针对Cache大小的设置，一般按照经验值进行设定，或者进行多次次试验进行设定，按照经验值进行设定，可能无法获取合理的Cache大小，进行多次试验，会花费比较多的时间的问题。

(二)技术方案

为了解决上述技术问题，本发明提出一种基于Cache的多核DSP并行编程优化方法，该方法包括如下步骤：

S11、原始数据库的生成：分析多种并行算法包括的运算次数和循环次数，并尝试设定不同的Cache大小，运行既定的并行算法程序，得到运行时间；记录多种并行算法的运算次数及循环次数，以及运行时间最短的五次Cache大小的设定，将运行时间、运算次数和循环次数作为参数，Cache大小的设定作为查询结果存为一条数据；

S12、运用数据库进行新算法的Cache大小设定：计算并行化改造后的算法的运算次数及循环次数，在数据库中进行相应的搜索；