[发明专利]基于ARM和FPGA的高速缓冲型CAN总线通信系统及方法

说明书

本发明涉及一种基于ARM和FPGA的高速缓冲型CAN总线通信系统及方法，所有元器件均采用国产芯片进行设计，FPGA中建立双端口RAM与两个ARM处理器连接，在两个ARM芯片中建立2个环形缓冲队列Queue‑Tx1、Queue‑Tx2和Queue‑Rx1、Queue‑Rx2；Queue‑Tx1和Queue‑Rx1作为与FPGA芯片交换数据缓冲，Queue‑Tx2和Queue‑Rx2作为CAN总线收发数据的缓冲；由于采用了双缓冲队列的方法处理大数据量CAN总线传输，将计算机CAN总线的数据接收能力和数据收发能力大大提高，数据发送能力达到11000帧/秒；数据接收能力达到14000帧/秒，数据发送和接收能明显提高，单次发送10000帧不丢失数据，达到用户缓存100帧的要求。

技术领域

本发明属于CAN总线通信领域，涉及一种基于ARM和FPGA的高速缓冲型CAN总线通信系统及方法，解决在大数据量传输过程中，CAN总线会出现传输时间过长、效率低，甚至产生丢失数据的现象，而针对性的提出双缓冲CAN总线通信的方法。

背景技术

CAN总线技术具有报文自动滤波重发、极低的误码率和高通信率等特点在工业、军事领域中广泛应用。当前基于PCIe接口的CAN总线接口卡存在数据吞吐率偏低，在需要突发传输大量数据的情况下，出现传输时间过长、甚至丢失数据的问题。在某型侦察车中，各种装备均通过CAN总线连接，CAN总线通信的负载率和发送帧数据量均较大，因此需要实现高速大数据量CAN总线通信设计。

为了保障装备的顺利研发和生产，保障装备的信息安全、自主可控，装备的国产化势在必行。并且由于高新技术制裁、国外芯片产能萎缩等因素影响，使用国外芯片进行设计已经不合时宜，现有装备或新研装备需进行国产化改造或重新设计，从而达到不被卡脖子的目的。

发明内容

要解决的技术问题

为了避免现有技术的不足之处，本发明提出一种基于ARM和FPGA的高速缓冲型CAN总线通信系统及方法，所有元器件均采用国产芯片进行设计，结合常见的方案进行优化和提升，解决装备国产化和在突发传输大量数据的情况下数据传输稳定性、可靠性的问题。硬件设计为PCIe装双通道CAN总线的通信板卡。板卡安装在国产化机箱通，通过PCIe接口与计算机进行数据交互。

技术方案

一种基于ARM和FPGA的高速缓冲型CAN总线通信系统，其特征在于：包括PCIe总线转并行局部总线芯片、可编程门阵列芯片FPGA和两个基于Cortex-M3架构的ARM处理器；FPGA中建立双端口RAM与两个ARM处理器连接，一个端口与ARM-1的PSMC总线端口连接，传输地址总线和MEM数据，另一个端口与ARM-2的PSMC总线端口连接，传输地址总线和MEM数据；FPGA与PCIe桥片之间连接端口为地址总线、MEM数据和I/O数据线，与两个ARM处理器连接端口还有I/O数据线；两个ARM处理器分别连接两个CAN收发模块；所述FPGA中建立四个DPRAM，其中DPRAM-1分配给上位机写，DPRAM-2分配给上位机读，DPRAM-3分配给下位机写，DPRAM-4分配给下位机读。

一种采用所述基于ARM和FPGA的高速缓冲型CAN总线通信系统的通信方法，其特征在于：在两个ARM芯片中建立2个环形缓冲队列Queue-Tx1、Queue-Tx2和Queue-Rx1、Queue-Rx2；Queue-Tx1和Queue-Rx1作为与FPGA芯片交换数据缓冲，Queue-Tx2和Queue-Rx2作为CAN总线收发数据的缓冲；通信步骤如下：

当上位机发送数据时，数据依次从FPGA双端口RAM发送至ARM芯片的一级缓冲Queue-Tx1和二级缓冲Queue-Tx2，CAN控制器从二级缓冲Queue-Tx2中按帧将数据取出发送至CAN总线；

当CAN总线收到数据时，判断数据的合法性后将数据依次通过ARM的二级缓冲Queue-Rx2、一级缓冲Queue-Tx1输入FPGA双端口RAM中，上位机通过DMA方式从双端口RAM中将数据读取至CPU内存单元进行处理。