[发明专利]归并树形数据排序系统和排序方法

说明书

本发明提供了一种归并树形数据排序系统和排序方法，其中，该数据排序系统包括用于流水化数据排序的多个归并树形排序装置，各归并树形排序装置包括：至少两种输出数据数量不同的双调半排序模块和缓存模块；输出数据数量不同的双调半排序模块按输出数据数量从小到大的顺序从底层到顶层连接形成归并树形结构，且相邻的两个输出数据数量不同的双调半排序模块之间连接有缓存模块；缓存模块用于缓存累积前一层双调半排序模块输出的数据以满足后一层双调半排序模块的输入数据数量的要求；每个双调半排序模块用于对两个有序序列进行双调排序，并在双调排序过程中完成升序序列和降序序列中的一种序列的排序及输出且阻塞另一种序列的排序及输出。

本申请是申请日为2021年3月11日，申请号为202110264743.X，发明名称为“归并树形排序装置、排序系统及排序方法”的专利申请的分案申请。

技术领域

本发明涉及数据处理技术领域，尤其涉及一种归并树形数据排序装置、排序系统及排序方法。

背景技术

排序在很多应用场景中发挥关键性作用，如数据挖掘、模式识别等。随着数据量的爆炸式增长，在大规模数据的排序过程中，减小排序延时、增大排序吞吐量显得越来越重要。考虑到FPGA(Field Programmable Gate Array，现场可编程门阵列)自身具备的并行性、可重配置等特性，将排序算法使用FPGA实现是一个不错的选择。

在FPGA上部署排序算法时，为实现任意数据规模的排序，通常会选择使用归并排序算法。但是常见的归并算法一个时钟周期只能输出一个数据，极大地限制了排序算法的吞吐量，进而增大了延时。

发明内容

有鉴于此，本发明提供了一种归并树形数据排序装置、排序系统及排序方法，以实现一个时钟周期输出多个数据，以降低延时，实现高效排序。

为了达到上述目的，本发明采用以下方案实现：

根据本发明实施例的一个方面，提供了一种归并树形数据排序装置，包括：至少两种输出数据数量不同的双调半排序模块和缓存模块；

其中，输出数据数量不同的双调半排序模块按输出数据数量从小到大的顺序从底层到顶层连接形成归并树形结构，且相邻的两个输出数据数量不同的双调半排序模块之间连接有缓存模块，以及归并树形结构中的靠近底层的双调半排序模块的输出端连接与其紧邻的靠近顶层的双调半排序模块的输入端；缓存模块用于缓存累积前一层双调半排序模块输出的数据以满足后一层双调半排序模块的输入数据数量的要求；

每个双调半排序模块用于对两个有序序列进行双调排序，并在双调排序过程中完成升序序列和降序序列中的一种序列的排序及输出且阻塞另一种序列的排序及输出；各输出数据数量为多个的双调半排序模块用于输出的序列的排列方式均与目标排序方式一致；

归并树形结构中的最底层的双调半排序模块用于接收外部输入的两个有序序列的数据，最顶层的双调半排序模块用于输出在归并树形排序装置的一次排序中参与排序的所有数据中最靠近目标排序结果头部的相应数量的数据。

在一些实施例中，归并树形结构的层数为：log₂ l，l取2的幂次的值，其中，l为所述归并树形排序装置的用于接收外部输入的有序序列的端口的数量；

各层双调半排序模块的输出数据数量为：p取2的幂次的值，其中，p表示最顶层的双调半排序模块的输出数据数量，表示向上取整。

在一些实施例中，所述缓存模块为FIFO模块。

根据本发明实施例的另一个方面，提供了一种归并树形数据排序系统，包括至少一个归并树组，每个归并树组包括用于流水化数据排序的多个如上述任一实施例所述的归并树形排序装置。

作为本发明实施例一种可选的实施方式，在归并树形数据排序系统包括多个归并树组的情况下，各所述归并树组的内部结构相同。