[发明专利]一种起振电路、集成电路及芯片

说明书

本发明的一种起振电路、集成电路及芯片，一种起振电路，其特征在于，包括，起振模块、峰值检测模块；具有比较模块与调控电路的调节模块；电源接入端与时钟信号输出端；其中，所述起振模块具有固定电流源、可变电流源、开关件、电容、PMOS管与偏置电压模块，电源接入端通过串联电流源与PMOS管的源极电连接，本发明通过设置多个比较模块，通过让峰值电压与多个参考电压，分多次对起振电路的电流进行减小，避免一次调节电流给数字基带电路带来较大的抖动。本发明通过对PMOS管的栅极电压进行逐级调节，先初级调节，然后再次初级调节，最后进行微调，相对于等量调节的方法，本发明增加了调节的精度。

技术领域

本发明属于集成电路技术领域，涉及芯片设计技术，具体涉及一种起振电路、集成电路及芯片。

背景技术

在集成电路领域，很多芯片与时钟信号高度关联，出于降低芯片成本的考虑，很多芯片厂商都使用无源晶振结合起振模块来产生时钟信号，但是无源晶振产生的时钟信号并不是一开始就稳定，而是经过一段时间后产生的时钟信号才慢慢趋于稳定。

晶体振荡器（DCXO）的晶体震荡电路具有低功耗与较好的相位噪声性能，常用的起振模块需要2个管脚外接晶体，对于集成在射频芯片内的DCXO来说，管脚资源非常宝贵，为此DCXO仅仅需要一个管脚连接外部晶体，采用一个管脚外接晶体大大节约了射频芯片内部的管脚资源，从而节约了一大笔成本开支。

在晶体振荡器起振时，振荡信号幅度很小，整个振荡电路处于线性工作状态，随着起振模块的工作，振荡信号的幅度会不断增加，当振荡信号的幅值大于PMOS管的击穿电压时，晶体震荡电路中的PMOS管极易被击穿，PMOS管被击穿后会导致时钟信号异常，从而影响数字基带电路的正常运行。

发明内容

为解决上述现有技术问题，本发明提供一种起振电路、集成电路及芯片。

为了实现上述目的，本发明采用的技术方案是：

提供一种起振电路，其特征在于，包括，

起振模块、峰值检测模块；

具有比较模块与调控电路的调节模块；

电源接入端与时钟信号输出端；

其中，所述起振模块具有固定电流源、可变电流源、开关件、电容、PMOS管与偏置电压模块，电源接入端通过串联电流源与PMOS管的源极电连接，PMOS管的漏极为接地端，PMOS管的栅极为时钟信号输出端，PMOS管的栅极分别与偏置电压模块、晶体电连接，晶体的另一端与PMOS管的漏极电连接，电容的两端分别与PMOS管的源极与栅极电连接，开关件与可变电流源串联后并联在固定电流源的两端，使得开关件接收第一信号时，并联在固定电流源两端的开关件与可变电流源电路连通，开关件接收第二信号时，并联在固定电流源两端的开关件与可变电流源电路断开；

PMOS管的栅极与峰值检测模块电连接，峰值检测模块的输出与比较模块电连接，比较模块的输出与调控电路电连接，调控电路的输出与开关件电连接，调控电路用于将比较模块的输出传输给起振电路；

比较模块具有参考电压接入端，参考电压接入端用于接入参考电压，当峰值电压大于参考电压时，比较模块输出第二信号，当峰值电压小于参考电压时，比较模块输出第一信号。

调节模块具有n个比较模块与n个调控电路，起振模块具有n个可变电流源，n个比较模块的输出通过n个调控电路分别与n个可变电流源连接的开关件电连接，n个比较模块接入的参考电压中任意2个参考电压不同；

其中，n为大于1的整数。

调控电路具有j级串联的反相器，j为大于1的偶数。