[发明专利]一种基于子图同构的RTL级硬件木马检测方法

说明书

本发明涉及一种基于子图同构的RTL级硬件木马检测方法，属于RTL级硬件安全性分析技术领域。本发明提供的基于子图同构的RTL级硬件木马检测方法通过添加约束和剪枝条件优化子图同构算法，以较低的代价，快速、精确地确定木马的位置，并给出检测结果的置信度与图形化表征,不依赖参考模型，便于使用、推广。

技术领域

本发明属于RTL级硬件安全性分析技术领域，具体涉及一种基于子图同构的RTL级硬件木马检测方法。

背景技术

随着集成电路设计和制造的全球化协作愈发凸显，芯片设计和制造的各个关键环节可能分散在世界各地，依靠不同厂商完成，少部分大公司掌握了大量的设计、制造资源。这种全球化的模式，为在芯片设计制造的过程中引入恶意木马创造了极佳条件，在芯片设计和制造的各个环节都可能被植入木马，一旦芯片被植入木马，便可通过一定的方式激活木马或利用木马，从而造成目标芯片失效或机密信息的泄露，最终导致严重后果，对以集成电路设计制造为基础的现代电子技术行业造成巨大的安全隐患。我国近年来大力发展集成电路产业，但由于集成电路设计制造空前的复杂度，我国的集成电路产业短期内仍将在一定程度上依赖国外供应链与技术，由于技术壁垒各类芯片产品与工具极易被植入木马并被攻击者利用，从而危害我国集成电路产业健康发展。

硬件木马一般是集成电路设计制造过程中，通过对原始设计进行增删添改等方式，被有意或无意引入的，在未被触发时难以觉察，具有一定的隐蔽性；而在一定条件下触发后可能导致电路失效、毁坏、性能降低或信息泄露等后果；也可能为内外部恶意行为的实施提供便利，进一步扩大危害。如图1所示，其结构通常包含触发逻辑和载荷逻辑两部分，触发逻辑以正常电路的某些信号作为输入，当达到触发条件后将激活载荷逻辑，载荷逻辑执行预先设定的恶意逻辑。根据触发条件的不同，硬件木马的触发条件一般有组合逻辑触发、时序逻辑触发以及时间触发；根据载荷逻辑的危害行为，硬件木马的危害行为一般有功能改变，性能下降，数据泄露以及拒绝服务。在硬件木马检测中，随着设计制造流程的推进，木马的检测难度、所需的时间以及成本等也逐步增长，故应尽快在设计早期发现木马。RTL级硬件描述语言(Hardware Description Language，HDL)在芯片设计、基于现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)的设计、知识产权(IntellectualProperty，IP)核开发等领域被广泛使用，因此对RTL级电路木马检测方法的研究具有重要意义。

静态分析技术在软件木马检测领域已有较为充分的研究，因此基于静态特征分析的硬件木马检测技术正得到越来越多的关注。这类方法的静态特征可以来自多个方面，例如解析得到代码的AST、跟踪信息流或利用控制流信息，往往可以通过较低的代价，得到较为准确的检测结果，且适用于待测设计与可疑木马的量级相差悬殊的情况。结合RTL级代码特点与图论中的有向图概念，可将木马代码与待测工程代码映射为有向图，从而将RTL级硬件木马检测转换为子图同构匹配，并通过添加约束和剪枝条件设计匹配算法，从而提高检测精度与检测效率。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是：如何设计一种能够提高木马检测效果的RTL级硬件木马检测方法。

(二)技术方案

为了解决上述技术问题，本发明提供了。

(三)有益效果

本发明提供的基于子图同构的RTL级硬件木马检测方法通过添加约束和剪枝条件优化子图同构算法，以较低的代价，快速、精确地确定木马的位置，并给出检测结果的置信度与图形化表征,不依赖参考模型，便于使用、推广。

附图说明

图1是现有技术提供的一般的硬件木马的结构的示意图；

图2是本发明的实施例所提供的基于子图同构的RTL级硬件木马检测方法的框架图；