[发明专利]一种基于QC-LPDC软判决译码算法电路及其实现方法

权利要求书

1.一种基于QC-LPDC软判决译码算法电路，所述软判决译码算法中设有二进制LDPC码的校验矩阵，其特征在于：

包括第一转换电路(13)、软判决电路以及第二转换电路(14)；

所述第一转换电路(13)的输入端用于接收输入的初始码字信息并进行码字转换，其输出端连接软判决电路的输入端；

所述软判决电路用于将初始码字信息的码字进行移位，使后续译码时每个子矩阵的数据保持在同一个位置，并将变量节点信息传递给校验节点，对校验节点进行信息更新，根据更新后的校验节点信息获得新的变量节点信息，然后将新的变量节点信息的码字移回原始位置进行多次迭代后，将校验后的码字信息输出；

所述软判决电路的输出端连接第二转换电路(14)的输入端，第二转换电路(14)用于对译码成功的码字信息并串转换后输出。

2.根据权利要求1所述的一种基于QC-LPDC软判决译码算法电路，其特征在于：

所述软判决电路包括第一存储模块(1)、第一选择器(2)、移位模块(3)、第三存储模块(4)、减法模块(5)、第二存储模块(6)、第一更新模块(7)、第五存储模块(8)、第二更新模块(9)、重置模块(10)、第四存储模块(11)以及判决输出模块(12)；

所述第一存储模块(1)输入端连接第一转换电路(13)的输出端，第一存储模块(1)用于存储一帧码字的后验概率；第一存储模块(1)输出端连接第一选择器(2)的一个输入端，第一选择器(2)输出端和第三存储模块(4)输出端分别连接移位模块(3)的两个输入端，移位模块(3)用于对码字进行移位，使后续译码时每个子矩阵的数据保持在同一个位置；第三存储模块(4)用于存储校验矩阵首行的列偏移量；移位模块(3)输出端连接减法模块(5)的一个输入端，减法模块(5)用于获得变量节点传递给校验节点的信息；减法模块(5)输出端分别连接第二存储模块(6)和第一更新模块(7)的输入端，第二存储模块(6)用于存储变量节点传递给校验节点的信息；第一更新模块(7)用于完成校验节点信息的更新；第一更新模块(7)的输出端连接第五存储模块(8)输入端，第五存储模块(8)用于存储更新的校验节点信息；第五存储模块(8)输出端连接减法模块(5)另一个输入端；第二存储模块(6)输出端和第一更新模块(7)输出端分别连接第二更新模块(9)的两个输入端，第二更新模块(9)用于完成变量节点信息的更新；第二更新模块(9)输出端和第四存储模块(11)输出端分别连接重置模块(10)的两个输入端，重置模块(10)用于将数据移回原始位置的数据结构；第四存储模块(11)用于存储校验矩阵移回原始位置的列偏移量；重置模块(10)的输出端连接第一选择器(2)另一个输出端，以及判决输出模块(12)输入端，判决输出模块(12)用于对变量节点信息进行判决并校验后输出；判决输出模块(12)输出端连接第二转换电路(14)用于对译码成功的码字信息并串转换后输出。