[发明专利]多通道数据传输的控制方法、控制系统、介质及芯片

说明书

本公开提供一种多通道数据传输的控制方法、多通道数据传输的控制系统、芯片以及计算机可读存储介质，涉及集成电路技术领域。该方法应用于作为数据发送端的芯片，包括：在第s次通道选择过程中，通过第一电路模块确定上述N个通道的选前有效权重集W_sA，其中，s取值为正整数，N取值为大于或等于2的整数；通过第二电路模块，对上述选前有效权重集W_sA进行分级并行计算，得到最大有效权重w_smax；控制通道C_smax对应的缓存数据进行传输，其中，上述通道C_smax与上述最大有效权重w_smax对应。本技术方案能够满足D2D过程中的高频时序要求，同时能够均衡负载，从而降低作为发送端芯片的缓存压力。

技术领域

本公开涉及集成电路技术领域，尤其涉及一种多通道数据传输的控制方法、多通道数据传输的控制系统、芯片以及计算机可读存储介质。

背景技术

芯粒Chiplet构架中采用新型封装技术将不同功能不同工艺制造的小芯片封装在一起，通过D2D(Die To Die，裸片到裸片)高速串行接口连接，成为一个异构集成芯片。将系统级芯片按功能需要划分成小芯片，不仅可以降低成本，提升良率，让多核复杂大芯片设计成为可能，同时，模块化设计思路也可以提高芯片研发速度，降低研发成本。

D2D的高速数据传输，是Chiplet技术落地的关键。为了实现低延迟的芯粒之间的数据传输，Chiplet通常将数据以Flit格式进行发送和接收。D2D过程中的高速Flit数据流，在同一个物理通道上进行传输的时候，通常需要多通道数据传输的控制方案来降低作为发送端芯片的缓存压力。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种多通道数据传输的控制方法、多通道数据传输的控制系统、芯片以及计算机可读存储介质，能够满足D2D过程中高频时序要求。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开的一个方面，提供一种多通道数据传输的控制方法，应用于作为数据发送端的芯片，该方法包括：在第s次通道选择过程中，通过第一电路模块确定上述N个通道的选前有效权重集W_sA，其中，s取值为正整数，N取值为大于或等于2的整数；通过第二电路模块，对上述选前有效权重集W_sA进行分级并行计算，得到最大有效权重w_smax；以及，控制通道C_smax对应的缓存数据进行传输，其中，上述通道C_smax与上述最大有效权重w_smax对应。

在示例性的实施例中，基于前述方案，上述通过第一电路模块确定上述N个通道的选前有效权重集W_sA，包括：通过上述第一电路模块的第i个处理单元，计算第i个通道的选前有效权重w_sAi，以通过并行处理的方式得到上述选前有效权重集W_sA，i取值为不大于N的正整数。

在示例性的实施例中，基于前述方案，上述方法还包括：根据预设权重总值，确定上述N个通道的配置权重集W’；

上述通过上述第一电路模块的第i个处理单元，计算第i个通道的选前有效权重w_sAi，包括：在s取值大于1的情况下，上述第一电路模块的第i个处理单元，根据第i个通道的在第s-1次通道选择过程中的选后有效权重w_（s-1）Bi与配置权重w’_i，确定上述选前有效权重w_sAi。