[发明专利]核脉冲信号能谱成形方法及多道脉冲分析仪

权利要求书

1.一种核脉冲信号能谱成形方法，其特征在于，包括如下步骤：

将输入的核脉冲信号进行预处理；

将预处理后的核脉冲信号输入ADC中将核脉冲信号转换为数字信号，并实时将转换结果传输进FPGA中进行处理；处理时，通过FPGA所构建的快通道滤波成形算法和慢通道滤波成形算法将数字信号处理成拥有一定平顶宽度的波形；FPGA根据快通道滤波成形算法处理后所形成的波形对核脉冲事件所发生的相对时刻进行定位，从而判断脉冲是否发生堆积，如果产生堆积，该脉冲成形结果舍弃，如果未产生堆积，则结合慢通道滤波成形算法所形成的波形进行脉冲幅度提取和基线扣除从而生成最终的谱线；

将FPGA分析处理模块所生成的谱线输出到单片机，通过单片机向用户终端输出。

2.根据权利要求1所述的核脉冲信号能谱成形方法，其特征在于，快通道滤波成形算法为对称零面积梯形成形算法，所述对称零面积梯形成形算法所形成的函数曲线由一个正向的大梯形和两个负向并且面积相等的的小梯形组成，大梯形的面积为小梯形面积的两倍，整个梯形总面积为零。

3.根据权利要求2所述的核脉冲信号能谱成形方法，其特征在于，对称零面积梯形的函数表达式如下：z[n]＝-x[n]+2x[n-L]-x[n-2L]，式中，x[n]为小梯形的函数表达式，L为小梯形底边采样点数。

4.根据权利要求3所述的核脉冲信号能谱成形方法，其特征在于，所述小梯形的函数表达式如下：δ[n]＝s[n]-as[n-1]

p[n]＝δ[n]-δ[n-J]-δ[n-J-K]+δ[n-2J-K]

q[n]＝q[n-1]+p[n]

x[n]＝x[n-1]+q[n]

式中，δ[n]为单位冲激函数，Ts为采样周期，M为核脉冲信号的衰减时间常数，J为函数曲线中小梯形斜边采样点数，K为函数曲线中小梯形平顶采样点数。

5.根据权利要求1或2或3或4所述的核脉冲信号能谱成形方法，其特征在于，所述慢通道滤波成形算法为梯形成形算法，梯形成形算法所形成的函数曲线为等腰梯形曲线，具有时间相等的上升沿和下降沿，以及位于上升沿和下降沿之间的平顶。

6.根据权利要求5所述的核脉冲信号能谱成形方法，其特征在于，所述梯形成形算法的时域表达式如下：

v₀(n)＝2·v₀(n-1)-v₀(n-2)+[v_i(n)-v_i(n-na)-v_i(n-nb)+v_i(n-nc)-(a+b)·(v_i(n-1)-v_i(n-na-1)-v_i(n-nb-1)+v_i(n-nc-1))+a·b·(v_i(n-2)-v_i(n-na-2)-v_i(n-nb-2)+v_i(n-nc-2))]/na·(a-b)

式中n＝t/Ts，v_i(n)为输入序列，v0(n)为输出序列，na为函数曲线中的上升沿采样点数，nb为梯形上升沿和平顶的采样点数，nc为整个梯形的采样点数，Ts为采样周期，M为核脉冲信号的衰减时间常数，τu是辅助参数。

7.根据权利要求1或2或3或4或6所述的核脉冲信号能谱成形方法，其特征在于，将输入的核脉冲信号进行预处理步骤如下：通过前端信号处理模块的放大电路调整脉冲幅度，然后，将经过放大电路处理后的核脉冲信号输入差分驱动器，把放大电路输出的脉冲信号转化为差分输入信号。

8.根据权利要求7所述的核脉冲信号能谱成形方法，其特征在于，FPGA还能够接收来自用户终端所发出的操作指令，通过操作指令对参数进行实时修改，实现不同时间常数的核脉冲信号的成形及能谱的显示。