[发明专利]基带芯片缓存结构读写控制方法及基带芯片缓存结构

说明书

本发明属于电力线载波通信技术领域，具体涉及一种基带芯片缓存结构读写控制方法及基带芯片缓存结构，包括：接收通信报文数据，并缓存至多bank缓存单元；若通信报文数据为前导数据，则从多bank缓存单元读出前导数据，直到前导数据读取完毕；依据获取的当前的多bank缓存单元被访问的读、写指针所在的bank序列号，将多bank缓存单元划分为共享缓存模块和包含未读取的通信报文数据的循环缓存模块；循环缓存模块用于循环存储后续的通信报文数据；共享缓存模块用于供外部模块读、写访问；分别控制共享缓存模块和循环缓存模块被读写访问。由此，本发明解决了基带芯片缓存存储体大、功耗大以及性能差的问题。

技术领域

本发明属于电力线载波通信技术领域，具体涉及一种基带芯片缓存结构读写控制方法及基带芯片缓存结构。

背景技术

电力线通信(PLC)技术是利用电力线传输数据和信号的一种通信技术。电力线通信通常采用的调制方式为OFDM，即正交频分复用。在发送时，利用调制技术将数据调制加载于电流，然后在电力线上进行传输，接收端则经过滤波器将调制信号取出，进行帧同步检测和解调，还原出原始信号。

PLC物理层通信报文一般由前导数据部分、帧控制数据部分、载荷数据部分构成。在接收端，基带通信芯片利用前导数据进行帧同步的检测。同时，前导数据需要缓存足够长度，以进行接收系统的频偏估计和信道估计功能，从而较好地进行频偏补偿和信道补偿，达到更好的通讯性能。基带芯片接收缓存需要在满足上述的功能的条件下，还需要用于信道估计模块和数据解码模块等数据处理的结果，缓存数据多。面对这一问题，常规做法是增大基带芯片整体硬件面积，以确保有足够大的缓存。但是硬件的面积增大后，硬件设备增大，导致基带芯片整体硬件开销大。另一方面，现有技术中，帧同步模块数据需要从接收缓存RAM单元读取得到通信报文数据；又或者，在前级滤波下采数据通路前，数据已经由ADC时钟同步到较高频率的模块工作时钟，此时数据可以滤波下采后直接输入给帧同步模块；这两种方式要么增加了RAM的频繁读取，要么提高了前级的工作频率，导致功耗大。总之，大量缓存读写数据混乱，接收数据流程复杂，进一步加大芯片功耗，性能下降，不能达到面积、功耗及性能的最佳化。

发明内容

本发明的目的在于提供一种基带芯片缓存结构读写控制方法及基带芯片缓存结构，用以解决现有技术中基带芯片缓存存储体大、功耗大以及性能差的问题。

为解决上述技术问题，本发明所提供的技术方案以及技术方案对应的有益效果如下：

本发明的一种基带芯片缓存结构读写控制方法，包括以下步骤：

1)接收通信报文数据，缓存至多bank缓存单元；

2)判断所述通信报文数据是否为前导数据，若通信报文数据为前导数据，则从多bank缓存单元读出前导数据，直到前导数据读取完毕；

3)前导数据读取完毕后，获取当前多bank缓存单元被访问的读、写指针以及读、写指针所在的bank序列号；

4)依据读、写指针所处的bank序列号，将多bank缓存单元划分为共享缓存模块和包含未读取的通信报文数据的循环缓存模块；循环缓存模块用于循环存储后续的通信报文数据；共享缓存模块用于供外部模块读、写访问；

5)控制共享缓存模块被外部模块读、写访问；控制循环缓存模块缓存后续的通信报文数据以及被读取后续的通信报文数据。