[发明专利]一种正弦电压信号的峰值调节方法及装置

权利要求书

1.一种正弦电压信号的峰值调节方法，其特征在于：包括如下步骤：

步骤A、由FPGA实现的DDS模块根据频率和相位要求输出初始信号，DAC模块根据该初始信号得到正弦电压波形；

步骤B、步骤A中的正弦电压波形经滤波模块后，由高速采样模块进行采样，并将采样数据送入由FPGA实现的傅里叶模块，得到采样数据的有效值；

步骤C、由FPGA实现的计算转换模块根据步骤B中的有效值计算正弦电压波形的峰值，并对该峰值进行转换，得到转换值；

步骤D、将步骤C中的转换值输入第一AD9764芯片以将该转换值转化为模拟量；

步骤E、利用反馈模块将步骤D中的模拟量与DAC模块的设定输出电压峰值进行差分比较，并将比较结果输入DAC模块以调整其基准电压，进而调整其输出的正弦电压输出波形的峰值。

2.根据权利要求1所述的一种正弦电压信号的峰值调节方法，其特征在于：所述步骤A中，所述DDS模块由FPGA中提供DDS功能的IP核实现，所述DAC模块采用第二AD9764芯片。

3.根据权利要求1所述的一种正弦电压信号的峰值调节方法，其特征在于：所述步骤B中，所述高速采样模块采用AD9254芯片。

4.根据权利要求1或2或3所述的一种正弦电压信号的峰值调节方法，其特征在于：所述傅里叶模块由FPGA中提供FFT功能的IP核实现。

5.根据权利要求1或2或3所述的一种正弦电压信号的峰值调节方法，其特征在于：所述C中，所述转换值与DAC模块的输出电流I_out有关，输出电流I_out由如下公式设置其中，V_VREFIO为DAC模块的外部基准电压，R_SET为DAC模块的外部基准电阻，k为系数。

6.根据权利要求1或2或3所述的一种正弦电压信号的峰值调节方法，其特征在于：所述步骤E中，所述反馈模块包括减法电路、反相电路和积分电路，所述步骤D中的模拟量与设定输出电压峰值作为减法电路的输入，减法电路的输出作为反相电路的输入，反相电路的输出作为积分电路的输入，积分电路的输出作为DAC模块的基准电压。

7.根据权利要求1或2或3所述的一种正弦电压信号的峰值调节方法，其特征在于：所述DAC模块、第一AD9764芯片和高速采样模块均由FPGA控制时序。

8.一种正弦电压信号的峰值调节装置，其特征在于：包括DDS模块、DAC模块、滤波模块、高速采样模块、傅里叶模块、计算转换模块、第一AD9764芯片和反馈模块；

DDS模块由FPGA实现，用于根据频率和相位要求输出初始信号；

DAC模块第一输入端与DDS模块输出端连接，用于根据初始信号得到正弦波电压波形；

滤波模块输入端与DAC模块输出端连接，用于滤除频率要求外的信号；

高速采样模块输入端与滤波模块输出端连接，用于对滤波后的正弦波电压波形进行高速采样，得到采样数据；

傅里叶模块由FPGA实现，其输入端与高速采样模块输出端连接，用于对采样数据进行傅里叶变换，进而得到采样数据的有效值；

计算转换模块由FPGA实现，其输入端与傅里叶模块输出端连接，用于根据采样数据的有效值计算正弦电压波形的峰值，并对该峰值进行转换，得到转换值；

第一AD9764芯片的输入端与计算转换模块的输出端连接，用于将转换值转化为模拟量；

反馈模块的输入端与第一AD9764芯片的输出端连接、输出端与DAC模块第二输入端连接，用于将模拟量与DAC模块的设定输出电压峰值进行比较，并将比较结果输入DAC模块以调整其基准电压，进而调整其输出的正弦电压输出波形的峰值。

9.根据权利要求8所述的一种正弦电压信号的峰值调节装置，其特征在于：所述DDS模块由FPGA中提供DDS功能的IP核实现，所述DAC模块采用第二AD9764芯片。

10.根据权利要求8所述的一种正弦电压信号的峰值调节装置，其特征在于：所述高速采样模块采用AD9254芯片。