[发明专利]一种兼容DALI收发器的高速数字调光接口

权利要求书

1.一种兼容DALI收发器的高速数字调光接口，其特征在于：包括总线电源、控制装置、应用控制器、输入设备和总线，所述总线电源、控制装置、应用控制器、输入设备均通过总线连接；所述数字调光接口内还设有底层传输协议，所述底层传输协议包括比特位编码、数据帧和收发时序，所述比特位编码采用频率调制，所述频率调制将连续变化的高、低电平组成的一个周期作为一个数据位。

2.根据权利要求1所述的一种兼容DALI收发器的高速数字调光接口，其特征是：所述控制装置、应用控制器、输入设备的物理层收发器电气规格和DALI标准控制装置、应用控制器、输入设备的收发器电气规格相同，所述总线电源、总线的要求和DALI标准总线电源、总线的要求相同。

3.根据权利要求1所述的一种兼容DALI收发器的高速数字调光接口，其特征是：所述数据位周期长度较短的T0的定义为逻辑“0”，周期长度较长的T1的定义为逻辑“1”；所述数据帧包括起始条件、1～N比特位的数据位、1比特位校验位和停止条件。

4.根据权利要求3所述的一种兼容DALI收发器的高速数字调光接口，其特征是：所述起始条件为总线从高电平变为低电平并保持长度Ts；所述停止条件为总线从低电平变为高电平并保持长度Tp。

5.根据权利要求3所述的一种兼容DALI收发器的高速数字调光接口，其特征是：所述长度Ts最小值为2T1，最大值为4T1。

6.根据权利要求3所述的一种兼容DALI收发器的高速数字调光接口，其特征是：所述校验位采用的校验方式为奇校验或者偶校验，所述奇校验为所述数据位和校验位中的逻辑“1”的总数目为奇数，所述偶校验为所述数据位和校验位中的逻辑“1”的总数目为偶数。

7.根据权利要求4所述的一种兼容DALI收发器的高速数字调光接口，其特征是：所述Tp为2T1。

8.根据权利要求1或3任意一项所述的一种兼容DALI收发器的高速数字调光接口，其特征是：所述数据帧之间设有总线静置时间。

9.根据权利要求1、3或6任意一项所述的一种兼容DALI收发器的高速数字调光接口，其特征是：所述数据位位数为8的M倍，其中，M为1～32整数。

10.根据权利要求1-9任意一项所述的一种兼容DALI收发器的高速数字调光接口，其特征是：所述控制装置、应用控制器和输入设备的应用层数据帧定义为直接采用DALI标准中已有的命令定义，或者在DALI标准命令基础之上进行优化补充或者定义全新的应用命令集。