[发明专利]SAR ADC电容阵列的采样及转换方法

说明书

本发明提供了一种SARADC电容阵列的采样及转换方法，该方法基于共模电压且采用电容下极板采样方式，其包括如下步骤：a.电容的上极板均连接共模电压，电容的下极板连接差分输入电压；b.各级电容的下极板采样差分输入信号，上极板断开与共模电压的连接；c.断开电容下极板与差分输入电压的连接并与共模电压连接；d.达到建立时间后，比较器对比两输入信号的电压值，并通过对比结果控制MSB位电容下极板的电压连接方式；e.重复b‑d，从MSB位电容开始直到完成LSB位电容下极板的电压连接方式的确定且比较器对比两输入信号的电压值。本发明的方案在同等位数的前提下，整个阵列所需要的总电容值大大减小，缩短了采样和转换的周期，提高了采样和转换的速率。

技术领域

本发明涉及集成电路领域，更具体地涉及一种SAR ADC电容阵列的采样及转换方法。

背景技术

模拟电路中数模转换器起到重要的桥接作用，数模转换器主要的类型分为FLASHADC、Sigma-Delta ADC，Pipeline ADC以及SAR ADC。SAR ADC能够结合流水线ADC和串行ADC速度和分辨率的优势。SAR ADC的DAC阵列机构分为电容-电容、电容-电阻以及电阻-电阻结构。电阻结构的速率更快，但是由于采用电流分配，所以功耗比较大，并且精度也没有利用电荷重分配计算的电容结构高。通常在低分辨率的ADC中使用。

在SAR ADC结构中，非线性误差和功耗大小除了比较器结构以外，大部分受到DAC阵列中开关时序，方式以及DAC阵列结构影响。如图1所示传统的SAR ADC电容阵列的采样结构，该采样消费维权采用下极板采样方式，以二进制方式通过“尝试-比较-置位”的方式进行比较。在采样阶段连接Vrefp(电源电压)和Vrefn(接地)的开关断开，连接Vin(差分输入信号，P端为Vinp，N端为Vinn)的开关导通，连接P端和N端的开关Smid导通，电容下极板连接Vrefn；此时连接后面比较器结构的P端和N端电荷相同。采样完成后断开输入开关与Smid，开始转换阶段。转换过程如下所述，每1bit一级电容包含三步；第一步：将MSB位(最高位，电容值最大)电容下极板接入Vrefp(置1)；第二步：等待电荷建立完成(对MSB位的电容充电完成)后进行P、N端电压比较；第三步：通过比较结果决定MSB置1或者是下极板接入Vrefn(置0)；其中，N端的过程与P端相反，在此不细述。后续各级数的电容位为同样的操作步骤。

对于上述的SAR ADC电容阵列结构而言，因为其采样周期输入电压Vin是处于电荷下极板的，所以在特定的开关顺序下，连接输入电压Vin的开关不会产生非线性电荷注入；但是由于开关Smid的存在，P端和N端每一次的采样时的电压都不相同，导致开关Smid在断开的时候会对P端和N端分别注入电荷，且是非线性的。

其次，在转换过程中上述方案由于是先“尝试”再比较，最后再置位，所以多出一个建立时间，导致采样效率低。并且电容下极板每一次置位都是从“0”到“1”，也就是要么接Vrefp，要么接Vrefn；下极板电压跨度为整个Vrefp值，这样会让电压的建立时间增加，进一步减少采样速率。

请再参考图2，是3bit传统的SAR ADC电容阵列结构的转换过程。在转换过程中，如果第一步“尝试”成功，消耗的能量会低于“尝试”失败所消耗的能量，所以传统的SAR ADC电容阵列结构整个转化过程功耗上限会很高。

如图2所示，仅计算MSB电容的功耗。已知建立过程中功耗为：

如果“尝试”成功，则P端MSB位电容消耗的能量为：Q＝2C·V_vrefp²；如果尝试失败，则P端MSB位电容消耗的能量为：Q＝4C·V_vrefp²。

此外，由于总电容是MSB位电容的两倍，所以其最差DNL，INL也相应增加。