[发明专利]一种沟槽型分裂栅IGBT

说明书

本发明公开了一种沟槽型分裂栅IGBT，包括：N型半导体衬底；形成于N型半导体衬底表面的N型掺杂层；形成于N型掺杂层表面的P阱层；形成于P阱层表面的高掺杂N+发射区和高掺杂P+发射区；在垂直方向上贯穿P阱层且底部位于N型半导体衬底内的沟槽；形成于沟槽底部的P型屏蔽区；形成于N型半导体衬底背面的P型集电区；沟槽沿器件垂直方向上具有分离的第一导电材料和第二导电材料，第一导电材料和第二导电材料分别由绝缘介质包裹；P+发射区在水平方向上与沟槽接触，且与第二导电材料在纵向方向上相交叠；N+发射区在水平方向上与沟槽接触，且与第一导电材料在纵向方向上相交叠。可降低IGBT的饱和电流，最终实现更宽正向安全区。

技术领域

本发明涉及功率半导体器件技术领域，具体涉及一种沟槽型分裂栅IGBT。

背景技术

IGBT(Insulated-Gate Bipolar Transistor，绝缘栅双极晶体管)的关键是实现低关断损耗、低导通压降以及宽安全工作区，但这三者性能往往相互制约，研究者们提出了各种IGBT新结构来实现这三个性能的优化折衷。载流子存储技术是目前改善IGBT性能折衷关系较为有效、应用较为广泛的一种技术。该技术由三菱公司在1996载流子存储(CarrierStorage)技术由三菱公司在1996年报导，如图1所示。载流子存储层是在发射极一侧p-body底部引入的掺杂浓度适中的n型层，这一n型层的掺杂浓度高于漂移区的掺杂浓度，所以在导通状态下充当了空穴势垒层，增强漂移区在发射极一侧的电导调制效应，大幅改善导通压降，且仅带来极小的关断损耗的增加。

载流子存储层的掺杂浓度越高、厚度越大则对导通压降的改善越明显，但是p体区和载流子存储层结面处的电场也会相应提高，器件的耐压会因此衰减。为了在不造成耐压退化的前提下实现更好的载流子存储效果，图2提出具有p屏蔽区和载流子存储层的槽栅IGBT，该结构在每个槽栅的底部引入一p型掺杂区(p屏蔽区)。阻断状态下，p屏蔽区能够辅助耗尽载流子存储层，缓解主结处的电场尖峰，因此在实现相同耐压的情况下，载流子存储层就可以具备更高的掺杂浓度，存储效应也更为显著。

尽管p屏蔽区的引入解决了耐压问题，但是过高的载流子存储层浓度使得IGBT的正向安全工作区(FB SOA)下降。同时，槽栅底部浮空的p屏蔽区在IGBT开启过程中引起了极大的di/dt，造成集电极电流过冲和EMI噪声。本发明提出的双沟道分裂栅IGBT就是要解决p屏蔽区带来的上述缺点。

发明内容

有鉴于此，为了解决现有技术中的上述问题，本发明提出一种高速低损耗的沟槽型分裂栅IGBT，IGBT在发射极一侧集成有自开启的PMOS管，降低PMOS管的阈值即可降低IGBT的饱和电流，最终实现更宽正向安全区。

本发明通过以下技术手段解决上述问题：

一种沟槽型分裂栅IGBT，包括：

N型半导体衬底(1)；

N型掺杂层(4)，形成于所述N型半导体衬底(1)表面；

P阱层(2)，形成于所述N型掺杂层(4)表面；

高掺杂N+发射区(31)，形成于所述P阱层(2)表面；

高掺杂P+发射区(32)，形成于所述P阱层(2)表面；所述高掺杂N+发射区(31)和高掺杂P+发射区(32)共同引出发射极电极；