[发明专利]IP核outstanding能力检查方法及装置

说明书

本发明公开了IP核outstanding能力检查方法及装置，涉及芯片系统仿真测试技术领域。该方法包括步骤：获取各IP核outstanding能力设计值，基于预设数据格式生成包含有所有IP核的outstanding能力设计值的数据文件；在仿真过程中通过各IP核配置的栈存储IP核outstanding计数的最大值；仿真结束时对每个IP核栈的栈顶进行peek操作以返回栈顶数值，得到outstanding能力仿真值；将各IP核outstanding能力仿真值和设计值进行比对以检查是否达到预设要求。本发明实现了IP核outstanding能力的自动检查，检查效率高，可靠性好，且易于实现，适用性广。

技术领域

本发明涉及芯片系统仿真测试技术领域，尤其涉及一种IP核outstanding能力检查方法及装置。

背景技术

在IC(集成电路）设计领域，主流芯片设计越来越倾向于使用可复用IP（Intellectual Property，或称IP核）的SoC（System-on-Chip，系统芯片，也称片上系统）设计。在基于IP复用的SOC设计中，片上总线设计是最为关键的问题。其中，AXI（AdvancedExtensible Interface）总线是ARM公司推出的高性能系统总线，具备较高的传输效率和良好的可移植性。AXI总线协议中包括5个独立的传输通道，分别是读地址通道(AR)，读数据通道(R)，写地址通道(AW)，写数据通道(W) 和写反馈通道(B)，其中，读、写命令的发送分别是通过读、写地址通道发出，读、写数据也分别通过读、写数据通道传输。每个通道都有一套valid和ready的双向握手机制——即每个通道都有对应的valid和ready信号。其中，valid表示发送的请求或者响应是否有效，ready表示是否准备好接受请求或者响应；当valid和ready信号存在同时为高的时刻，握手即视为成功；数据data使用valid信号作为有效性指示，ready信号表征下一级是否准备好。其中AR、AW和W通道主数据流方向是从Master（主机）设备端到Slave（从机）设备端，R和B通道主数据流方向是从Slave（从机）设备端到Master（主机）设备端。目前，AXI总线协议被广泛用作基于ARM高性能处理器的SoC芯片的总线系统，可以满足高性能、高复杂度的SoC芯片设计的需求。

AXI协议支持outstanding传输机制（outstanding 传输机制通常也被称为超前传输机制）。outstanding表示在途，利用outstanding传输机制，AXI总线设备在当前传输事务完成前，就可以开始下一个传输事务，以此可以有效提高传输效率。基于ARM高性能处理器的SoC芯片在中使用AXI协议进行模块之间的相互通信时，AXI outstanding能力（也称超前传输能力或超前传输深度）是一个重要性能指标，outstanding能力的数值越高，表示数据处理能力越强。其中，在分析AXI outstanding能力时，主要是分析AXI主机（Master）的outstanding能力，作为举例，比如令AXI主机的Outstanding能力为N，表示AXI主机在没有收到回应（Response）时可以持续发起N个传输事务（transaction）；如果主机当前未处理完的读/写事务（R/W transaction）数量达到N，则不再发起新事务，当其中一个事务完成后，则主机可以继续发起一个新事务。