[发明专利]半导体器件及包括其的数据存储系统

权利要求书

1.一种半导体器件，包括：

堆叠结构，包括栅极堆叠区和虚设堆叠区，所述栅极堆叠区包括交替堆叠的层间绝缘层和栅电极，所述虚设堆叠区包括交替堆叠的虚设绝缘层和虚设水平层；

分离结构，穿透所述堆叠结构，围绕所述栅极堆叠区的整个外侧表面，并且具有闭环形状；

垂直存储结构，在第一区域中穿透所述栅极堆叠区；以及

栅极接触结构，在与所述第一区域相邻的第二区域中电连接到所述栅电极，其中：

所述栅电极包括第一栅电极和设置在比所述第一栅电极的水平高的水平上的第二栅电极，

每个所述栅极接触结构包括栅极接触插塞和围绕所述栅极接触插塞的侧表面的第一绝缘间隔物，

所述栅极接触插塞包括第一栅极接触插塞和第二栅极接触插塞，

所述第一栅极接触插塞穿透所述第二栅电极并接触所述第一栅电极，以及

所述第二栅极接触插塞在比所述第一栅电极高的水平处，并且接触所述第二栅电极。

2.根据权利要求1所述的半导体器件，还包括虚设结构，包括：

穿透所述虚设堆叠区的至少一部分的孔；

覆盖所述孔的侧壁和底部的衬垫；

在所述衬垫与所述孔的所述侧壁之间的第二绝缘间隔物；以及

间隙填充层，填充所述孔并设置在所述衬垫上，

其中所述虚设结构的宽度大于每个所述栅极接触结构的宽度。

3.根据权利要求2所述的半导体器件，其中所述衬垫包括与所述栅极接触插塞的材料相同的材料。

4.根据权利要求1所述的半导体器件，还包括蚀刻停止检测区，其中：

所述蚀刻停止检测区包括穿透所述虚设堆叠区的虚设结构，

每个所述虚设结构包括：

穿透所述虚设堆叠区的蚀刻停止检测孔；

覆盖所述蚀刻停止检测孔的侧壁和底部的衬垫；以及

间隙填充层，填充所述蚀刻停止检测孔并设置在所述衬垫上，以及所述蚀刻停止检测区中的至少一个具有比所述栅电极当中的第一字线的宽度大的最大宽度。

5.根据权利要求1所述的半导体器件，其中所述第一栅电极的整个外侧表面和所述第二栅电极的整个外侧表面与所述分离结构接触。

6.根据权利要求1所述的半导体器件，其中：

所述栅电极包括设置在同一平面上的下选择栅电极、在所述下选择栅电极上垂直堆叠并彼此间隔开的字线、以及设置在所述字线上在同一平面上的上选择栅电极，

所述字线包括所述第一栅电极和所述第二栅电极，

每个所述字线在垂直于垂直方向的第一方向上延伸，

所述下选择栅电极在垂直于所述第一方向的第二方向上彼此间隔开，以及

所述上选择栅电极在所述第二方向上彼此间隔开。

7.根据权利要求6所述的半导体器件，其中所述上选择栅电极的总数大于所述下选择栅电极的总数。

8.根据权利要求6所述的半导体器件，其中所述栅电极还包括设置在所述下选择栅电极下方的下擦除控制栅电极、以及在所述上选择栅电极上的上擦除控制栅电极。

9.根据权利要求1所述的半导体器件，还包括：

外围电路结构；以及

在所述外围电路结构上的板图案，其中：

所述外围电路结构包括：

半导体基板；

在所述半导体基板上的外围电路和外围电路布线；以及

下绝缘结构，覆盖所述外围电路和所述外围电路布线，并设置在所述半导体基板上，

所述板图案包括至少一个硅层，以及

所述栅极堆叠区设置在所述板图案上。

10.根据权利要求9所述的半导体器件，还包括：

贯通接触结构，穿透所述虚设堆叠区，并设置在所述分离结构的外侧；以及

栅极连接布线，将所述贯通接触结构电连接到所述栅极接触结构，并且设置在比所述堆叠结构的水平高的水平上。