[发明专利]一种基于双层优化的大规模集成电路布局优化方法

说明书

本发明涉及芯片布局优化技术领域，具体的说是一种基于双层优化的大规模集成电路布局优化方法，包括参数设置，cell社团划分，初始化上层优化设置，下层变异操作，评估适应值，返回上层cell社团排列顺序下的最佳适应值，上层变异操作，对目前排行第一的解进行cell位置优化；本发明通过结合前期社团划分、中期在线优化、后期精细局部搜索来有效地解决当前芯片设计中cell的布局问题，前期社团划分结合了复杂网络模体概念，减少了社团检测算法的复杂度，中期在线优化过程采用了一种双层优化的方法，后期精细布局搜索只对最后解集中的最优解进行，在保证算法的效率的同时，降低了算法的复杂度，减少了算法运行时间，节约企业成本。

技术领域

本发明涉及一种优化方法，具体为一种基于双层优化的大规模集成电路布局优化方法，属于芯片布局优化技术领域。

背景技术

随着半导体技术的飞速发展，芯片内集成模块的规模也变得越来越来大。传统的芯片设计方法完全基于设计者的设计理念和个人经验进行，在处理芯片设计问题时，会花费大量人力物力，大大增加企业的成本。同时，布局设计中所牵涉到的芯片中不同模块之间存在有机的联系，如功能网络、通信、封装工艺等，因此在设计芯片的布局中，需要考虑不同模块之间的联系，这要求设计者需要有足够的经验和技术水平来进行模块的布局。另外，由于芯片的面积有限且芯片中集成的模块较多，这给芯片的自动布局算法的设计带来了挑战。

目前芯片布局问题主要有以下方法和不足：1)基于分区的方法。为了解决实现大规模芯片布局问题，基于分析的方法选择牺牲了全局最优解的质量。另外，该方法过于依赖早期的分区情况，若早期分区不好可能导致无法接受的最终结果；2)基于贪婪搜索的方法。该方法采用爬山策略，对每一个可行解进行试探性搜索，导致其易陷入局部最优。同时其收敛速度低，难以解决拥有大型节点的现代芯片规划问题；3)基于强化学习和深度神经网络的方法。这种方法对于解决大规模集成电路布局问题有着良好的性能。但由于其依赖于深度神经网络的构建，并且会消耗大量历史布局数据提前训练深度神经网络来应对各种情况，应用难度较大

有鉴于此特提出本发明。

发明内容

本发明的目的就在于为了解决上述问题而提供一种基于双层优化的大规模集成电路布局优化方法，对比现有的布局算法，本发明提出的一种基于双层优化的大规模集成电路布局布线优化方法，通过结合前期社团划分、中期在线优化、后期精细局部搜索来有效地解决当前芯片设计中cell地布局问题。

前期社团划分结合了复杂网络模体概念，使得联系紧密的cell 能在最初就能确定划分，减少了社团检测算法的复杂度。与一般使用的以网表作为初始节点的方法不同，将每个cell设为初始节点更有利于发现节点间的有机关系，便于之后对排列顺序的优化。

中期在线优化过程采用了一种双层优化的方法，将实现不同目的参数分开，减少了优化算法所要考虑的维数。上层优化有效的利用了之前的社团划分信息，生成一组排列序列，并且使用尽量方形的放置区域来放置每个cell社团，有利于减少cell社团间延迟，节省整个布局空间的消耗。下层优化则是对上层序列的具体优化。另外，各组下层优化过程是独立的，因此可以采用分布式方法，将上层优化给予主机执行，下层优化给予不同的从机执行，减少计算时间。

后期精细布局搜索只对最后解集中的最优解进行，在保证算法的效率的同时，降低了算法的复杂度，减少了算法运行时间，节约企业成本。

本发明通过以下技术方案来实现上述目的，一种基于双层优化的大规模集成电路布局优化方法，包括以下步骤：

1)参数设置：设置上层优化的种群规模分别为Ntop，下层变异操作次数为T，社团检测划分的社团数为c，需要放置的cell数目假设为C；