[发明专利]高效低延时的HEVC编码器数据缓存与处理方法

权利要求书

1.一种高效低延时的HEVC编码器数据缓存与处理方法，其特征在于，包括以下步骤：

步骤S1：接收视频数据，并将RGB888数据格式转换为YUV444后下采样为YUV420格式；

步骤S2：计算出当前输入视频的分辨率，并将其结果输出至后续步骤使用；

步骤S3：将YUV420格式的视频数据以64×64的CTB块分别将亮度Y分量、色度U、V分量存储到DDR4给定的地址空间中；

步骤S4：当输入视频数据达64行有效像素后向H.265_Encoder/HEVC编码器内核发出启动信号，将64×64的原始数据以流水线式读出到H.265_Encoder；

步骤S5：通过DMA传输将编码器输出的重构数据以64×64的CTU块存入DDR4给定的地址空间中；

步骤S6：在帧间编码时，以CTU为单位读取重构图像数据，并根据当前分辨率对图像做边缘填充，然后滑动读取搜索框像素；

步骤S7：将编码后的码流实时存储到DDR4中，每当存入数据满lKB时产生一次中断，通知CPU读取码流数据并打包成RTP格式，通过UDP发送至目的IP。

2.根据权利要求1所述的高效低延时的HEVC编码器数据缓存与处理方法，其特征在于：步骤S1具体包括以下步骤：

步骤S11：接收视频数据后以native video信号格式输出；

步骤S12：经色彩空间转换RGB_to_YUV420模块将RGB888数据转换为YUV444后，依次下采样为YUV422、YUV420，色彩转换公式为：

其中Y为亮度分量；U、V为色度分量；R为红色通道；G表绿色通道；B表蓝色通道；色彩转换运算在FPGA中实现，将浮点运算转为定点运算。

3.根据权利要求1所述的高效低延时的HEVC编码器数据缓存与处理方法，其特征在于：在步骤S2当中，根据接收视频的行、场同步信号启动分辨率计算，统计视频有效像素宽度、高度从而得到分辨率值；当连续丢失两帧视频信号时，保持输出上次统计结果，以避免因输入接口抖动造成视频信号丢失的误判。

4.根据权利要求1所述的高效低延时的HEVC编码器数据缓存与处理方法，其特征在于：步骤S3具体包括以下步骤：

步骤S31：将亮度分量Y以64×64为单位分发存储；

步骤S32：两个32×32的色度分量U、V为一个数据单元分发存储；

步骤S33：通过地址位控制，将数据以DMA的方式，从AXI_HP口写入DDR4中。

5.根据权利要求1所述的高效低延时的HEVC编码器数据缓存与处理方法，其特征在于：在步骤S4中，在FPGA上例化两个64×64的乒乓RAM，用于存储从DDR4读取而来的同属于同一个CTU的CU、PU数据，以实现使用少量逻辑资源换取降低片外存储器带宽压力与减少编码器编码延时。

6.根据权利要求1所述的高效低延时的HEVC编码器数据缓存与处理方法，其特征在于：步骤S6具体包括以下步骤：

步骤S61：接收当前预测块在图像帧中的坐标值；

步骤S62：发起AXI4突发读信号，根据块坐标从DDR4中读取相应的重构图像数据；

步骤S63：将读出的数据存储在80行RAM中；

步骤S64：对图像做边缘填充；

步骤S65：输出填充好的64行搜索框数据；

步骤S66：继续向下读取数据填充空闲的16行。