[发明专利]一种快速响应的低压差线性稳压电路

权利要求书

1.一种快速响应的低压差线性稳压电路，其特征在于，包括误差放大器、推挽电路、PMOS调整晶体管和输出电路，所述的误差放大器的一端连接电源电压、另一端接地，所述的推挽电路的一端连接电源电压、另一端接地，所述的误差放大器的第一输入端与所述的PMOS调整晶体管的漏极连接，所述的误差放大器的第二输入端连接基准电压，所述的误差放大器的第一输出端与所述的推挽电路的第一输入端连接，所述的误差放大器的第二输出端与所述的推挽电路的第二输入端连接，所述的推挽电路的输出端与所述的PMOS调整晶体管的栅极连接并输入输出电压，所述的PMOS调整晶体管的源极连接电源电压，所述的PMOS调整晶体管的漏极与所述的输出电路的输入端连接，所述的输出电路的输出端接地。

2.根据权利要求1所述的一种快速响应的低压差线性稳压电路，其特征在于，所述的误差放大器包括PMOS交叉耦合对、共源PMOS放大管、输入差分对电路、尾电流源和NMOS电流镜，所述的PMOS交叉耦合对包括第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，所述的共源PMOS放大管包括第五PMOS管和第六PMOS管，所述的输入差分对电路包括第七NMOS管和第八NMOS管，所述的尾电流源包括第九NMOS管和第十NMOS管，所述的NMOS电流镜包括第十一NMOS管和第十二NMOS管，所述的第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管的源极分别连接电源电压，所述的第九NMOS管、第十NMOS管、第十一NMOS管和第十二NMOS管的源极分别接地，所述的第一PMOS管的栅极和漏极分别与所述的第二PMOS管的栅极连接，所述的第一PMOS管的漏极分别与所述的第五PMOS管的栅极、第七NMOS管的漏极、第三PMOS管的漏极连接，所述的第二PMOS管的漏极分别与所述的第四PMOS管的漏极、第六PMOS管的栅极、第八NMOS管的漏极连接，所述的第三PMOS管的栅极分别与所述的第四PMOS管的栅极和漏极连接，所述的第五PMOS管的漏极与所述的第十一NMOS管的漏极连接，所述的第六PMOS管的漏极分别与所述的第十二NMOS管的漏极和栅极连接，所述的第十二NMOS管的栅极即为所述的误差放大器的第一输出端，所述的第七NMOS管的栅极即为所述的误差放大器的第二输入端，所述的第七NMOS管的栅极输入基准电压，所述的第七NMOS管的源极分别与所述的第十NMOS管的漏极、第八NMOS管的源极连接，所述的第八NMOS管的栅极即为所述的误差放大器的第一输入端，所述的第九NMOS管的栅极和漏极分别外接电流源，所述的第十NMOS管的栅极连接，所述的第十一NMOS管的栅极即为所述的误差放大器的第二输出端，所述的第十一NMOS管的栅极分别与所述的第五PMOS管的漏极、第十六NMOS管的栅极和推挽电路的第二输入端连接。

3.根据权利要求2所述的一种快速响应的低压差线性稳压电路，其特征在于，所述的推挽电路包括第十三PMOS管、第十四PMOS管、第十五NMOS管和第十六NMOS管，所述的第十三PMOS管和第十四PMOS管的源极分别连接电源电压，所述的第十五NMOS管和第十六NMOS管的源极分别接地，所述的第十三PMOS管的栅极和漏极分别与所述的第十四PMOS管的栅极连接，所述的第十三PMOS管的漏极与所述的第十五NMOS管的漏极连接，所述的第十四PMOS管的漏极与所述的第十六NMOS管的漏极连接，所述的第十五NMOS管的栅极即为所述的推挽电路的第一输入端，所述的第十五NMOS管的栅极与所述的第十二NMOS管的漏极连接，所述的第十六NMOS管的栅极与所述的第十一NMOS管的栅极连接，所述的第十六NMOS管的漏极即为所述的推挽电路的输出端。

4.根据权利要求3所述的一种快速响应的低压差线性稳压电路，其特征在于，所述的输出电路包括并联的负载电阻和负载电容，所述的负载电阻的一端与所述的PMOS调整晶体管的漏极连接、另一端接地，所述的负载电容的一端与所述的PMOS调整晶体管的漏极连接、另一端接地。